서지주요정보
Exploiting parallelism of 3D graphics geometry using a VLIW geometry processor = VLIW 기하 가속기를 이용한 3차원 그래픽의 기하연산 병렬성 강화
서명 / 저자 Exploiting parallelism of 3D graphics geometry using a VLIW geometry processor = VLIW 기하 가속기를 이용한 3차원 그래픽의 기하연산 병렬성 강화 / Jun-Hee Lee.
발행사항 [대전 : 한국과학기술원, 2000].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8010506

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 00077

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

We use 4-way VLIW architecture called FLOVA (FLOating-point VLIW Architecture) as a geometry accelerator. And we propose three schemes to exploit the parallelism of the geometry accelerator using merits of the VLIW architecture and inherent parallelism in the 3D graphics geometry stage. In the first scheme, we find out ILP (Instruction Level Parallelism) on matrix multiplications in transformation. The second scheme, we are looking for the portions to be executed simultaneously in each pipeline stage of geometry, and it is called ALP (Algorithm Level Parallelism). The third scheme is communication overhead reduction by reformatting the data structure of the FGA's context and vertex buffer. Therefore, the geometry accelerator using VLIW can improve a half and two times of the total graphics performance, and exploiting parallelism by ILP and ALP is cost effective solution with in the VLIW geometry accelerator.

최근 들어, 3차원 컴퓨터 그래픽의 활용은 다방면에서 주목할만한 부분을 차지 하고 있다. 특히 게임을 위한 컴퓨터 그래픽의 성능은 프로그램 개발자나 게임을 즐기는 모든 사람에게 필요로 하고 있다. 그러나 3차원 컴퓨터 그래픽의 병목이 되고 있는 부분은 반도체 기술의 발달로, 좋은 성능을 가진 그래픽 카드가 지원되어지면서 CPU에서 중점적으로 처리가 되어지는 부동소수점 연산 기반의 기하연산 부분이 두드러지게 되었다. 이를 해결하고 하는 방법으로 본 논문에서는 VLIW구조를 가진 기하연산 가속기를 제안하고 있다. 이러한 기하연산 가속기의 성능을 최대화하기 위해 기하연산 자체가 가지고 있는 병렬성과 기하연산 가속기가 가지고 있는 장점을 최대한 이용하여 전체 컴퓨터 그래픽의 성능 향상을 도모한다. 기하연산 가속기의 성능 향상을 위해 본 논문에서는 크게 세 가지 방법을 제안하고 있다. 그 첫번째가 명령어 레벨에서 병렬성을 강화 시키는 방법으로 주로 좌표 변환에서 사용되어지는 행렬 연산을 최적화 하는 방법을 제안하였다. 두 번째로 알고리즘 레벨에서 병렬성을 찾는 방법으로 명령어를 동시에 처리를 할 수 있는 VLIW구조의 장점과 기하연산의 각 단계가 상호 의존성이 없이 동시에 진행이 가능한 성질을 이용하여 동시에 여러 단계를 진행하는 다중기능 함수를 작성하였다. 그리고 마지막으로 기하연산 가속기가 PC에 부착되어 동작을 함으로서 데이터를 전송하는데 필요한 시간을 줄이기 위해 기하연산 가속기에 적합한 데이터 구조를 제안하였다. 본 논문에서는 위에서 제시한 방법을 이용하여 컴퓨터 그래픽이 가지고 있는 기하연산 병목을 줄이고 전체 그래픽 성능 향상에 기여 함을 보인다.

서지기타정보

서지기타정보
청구기호 {MEE 00077
형태사항 iv, 49 p. : 삽화 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 이준희
지도교수의 영문표기 : Chong-Min Kyung
지도교수의 한글표기 : 경종민
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학전공,
서지주기 Reference : p. 50-52
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서