As a result of shorter design cycle time and increasing complexity, the verification of VLSI systems at the early stage of development is becoming more important. Conventional design verification methods, simulation and emulation has shortcomings in test vector generation and in debugging. As a result, they have been used complementarily to make up for each other. I present new design verification method that picks out merits of the two method: easy debugging and no need for test vector generation. In this method the design is divided into core logic and interface logic. The former is simulated in the software part of the virtual chip emulation system and the latter is mapped in the hardware part of the system. The software part and hardware part is connected by the system bus of the virtual chip emulation system and the simulator accesses the hardware part by the system task function. By simply calling appropriate system task function, the core model can communicate with the interface logic. This verification mechanism is checked by applying it to mp3 decoder chip model.
VLSI 시스템의 설계에 있어서 설계 시간의 단축과 복잡성의 증가는 설계 초기 단계에서의 설계 검증의 중요성을 날로 가중시켜 가고 있다. 시뮬레이션 및 에뮬레이션과 같은 재래의 디자인 검증법은 각각 테스트 벡터의 생성과 결함의 발견과 수정에 있어서 결점을 가지고 있고 이로 인해 이들 방법은 서로 상호 보완적으로 사용되어 왔던 것이 현실이다. 본 논문에서는 디버깅의 손쉬움과 테스트 벡터 생성의 불필요라고 하는 이들 두 가지 방법의 장점만을 딴 새로운 디자인 검증법을 제시한다. 이를 위해 디자인은 내부 동작부와 외부 동작부로 나누어 지게 된다. 전자는 칩의 내부 동작을 기술한 부분이고 후자는 칩의 외부 신호를 만들어내는 부분으로서 이 중 내부 동작부는 가상 칩 동작 시스템의 소프트웨어부에서 시뮬레이션을 거치게 되고 외부 동작부는 위 시스템의 하드웨어부에 대응이 된다. 여기서 소프트웨어부와 하드웨어부는 가상 칩 동작 시스템의 시스템 버스를 통하여 서로 연결이 되어 있고 소프트웨어부는 태스크 함수를 통해 하드웨어부를 구동할 수 있다. 디자인의 내부 동작부는 단지 이러한 태스크 함수를 호출하는 것만으로 외부 동작부와 데이터를 주고 받을 수 있게 된다. 이러한 디자인 검증법은 실제로 mp3 디코더 칩의 동작을 검증하는 것으로 그 타당성이 검증되었다.
