Recently, the demand for the stable temperature compensated crystal oscillators(TCXO) is increasing more and more and digital TCXOs(DTCXO) have been studied extensively because of their higher frequency accuracy and one-chip implementation possibility. To develop a VLSI TCXO circuit, the DTCXO using capacitor array which is directly controlled by the digital code from the memory was proposed and how to organize the capacitor array has been studied.
In this work, a new capacitor array scheme, called TACA (temperature adaptive capacitor array) is proposed. It guarantees monotonicity and saves the silicon area at the same time. We also have developed TCXO, which can be used over wide range of frequency. The oscillator and the capacitor array were fabricated with a 0.5㎛ CMOS process. Complete digital trimming of the DTCXO with 0.2 ppm trimming accuracy was achieved.
Design consideration for the crystal oscillator is presented. The accurate analysis of the oscillation amplitude is described and compared with the simulation, the measurement and the previous model.
수정 발진기의 공진 주파수는 온도에 따라 상당히 큰 변화를 보이며 기준이 되는 수정 발진기의 정확도는 전체 시스템의 성능에 큰 영향을 미치므로 안정된 온도 보상 수정 발진기에 관한 요구는 점점 증가하고 있다. 이에 집적 회로 기술을 이용한 디지털 온도 보상 수정 발진기에 관한 연구가 활발히 이루어지고 있으며 기존의 바랙터 다이오드 대신 커패시터 어레이를 사용하여 가변 커패시턴스를 얻음으로써 기존의 아날로그 방식에 비해 주파수 정확도가 월등하고 전력소모가 적으며 VLSI구현이 가능한 디지털 온도 보상 수정 발진기가 최근 제안된 바 있다. 기존에 제안된 커패시터 어레이의 구성 방식은 단위 커패시터 단순 배열 방식과 이진 가중 배열 방식이 있다. 단순 배열 방식은 단조성이 보장되는 반면에 같은 범위의 주파수 보상을 위해 많은 수의 단위 커패시터가 필요하고 이로 인해 스위치, 디코딩 로직, 연결선 등이 많아지므로 면적 소모가 과도하게 많아지는 단점이 있다. 또한, 이진 배열 방식은 셀의 수가 적어 면적 소모를 최소화 할 수 있는 장점이 있으나 단조성의 문제가 있다.
본 연구에서는 단조성을 보장하면서도 면적 소모를 줄이기 위한 방법으로 새로이 온도 적응형 커패시터 배열 구조를 제안하였다. 이는 수정 공진자의 온도에 따른 주파수 변이 특성과 튜닝 곡선의 기울기 변화를 이용한 것으로 단순 배열 방식에 비해 15% 정도의 면적 소모를 줄였을 뿐 아니라 단조성을 보장하였다. 또한, 하나의 칩에 수정 공진자만 교체하면 10 MHz에서 25 MHz의 주파수 범위에 대해 같은 주파수 정확성을 얻으면서 같은 레벨의 출력크기를 얻을 수 있도록 주파수 선택을 위한 커패시터 배열과 스위칭이 가능한 전류 거울 회로를 이용하는 방식을 제안하여 성공적으로 구현하였다. 제안된 온도 적응형 커패시터 배열 구조를 이용한 수정 발진기를 설계, 구현한 결과 10 MHz와 20 MHz의 발진 주파수에서 0.2 ppm 해상도의 뛰어난 주파수 조정 특성을 확인하였다.
수정 발진기는 기준 주파수 신호를 이용하는 모든 응용에 있어 반드시 필요한 부분이고 그 출력 크기는 시스템의 중요한 요구 조건 중 하나임에도 불구하고 수정 발진기 출력 크기에 대한 연구는 상당히 미흡하였으며 기존의 연구들은 너무 많은 간략화를 함으로써 정확성이 매우 떨어졌다.
본 연구에서는 수정 발진기를 구성하는 모든 요소들의 영향을 고려함으로써 MOSFET을 이용한 수정 발진기의 정확한 출력 크기를 얻었다. 이는 Pierce-형 수정 발진기에서 안정되고 빠른 발진을 위해 수정 공진자와 병렬로 연결된 피드백 저항의 영향을 고려하여 수정 공진자를 비롯한 모든 구성 요소들을 분석한 것으로서, 피드백 저항의 크기가 증가함에 따라 기존의 연구 결과와 근사하기는 하나 기존의 연구 방법을 이용한 결과는 여전히 100%이상의 오차를 보임을 확인하였다. 제안한 수정 발진기의 출력 크기에 대한 분석 결과를 ADS 시뮬레이션의 결과 및 측정 결과와 비교한 결과 상당히 일치하는 결과를 얻었다.
