As modern integrated-circuit technology provides compact and efficient implementation of digital signal processing algorithms, many functions that had traditionally been realized in analog form are now performed in the digital domain. With increasing popularity of digital signal processing, high-quality interfaces between the analog and digital world are gaining more importance. Modern applications require higher-speed and higher-resolution data converters.
This thesis is concerned with a high-speed and high-resolution digital-to-analog converter(DAC). To get a high conversion rate maintaining a high resolution, a 4th-order Σ-Δ modulator with a relatively low oversampling ratio was used. For stability, a mulit-bit quantizer was employed. The mulit-bit output of the modulator was converted to analog pulses using a current-mode DAC. The linearity of the current-mode DAC was achieved by adopting self-calibration method. To minimize the harmonic distortion, superposition of two RZ pulses was used.
The D/A converter was designed and simulated using Anam 0.25㎛ CMOS technology. The maximum input signal bandwidth was 6MHz. The circuit was designed to operate at 2.5V single power supply. It achieved a spurious free dynamic range of 100dB and peak SNDR of 98dB.
집적 회로 기술이 발달함에 따라, 전에는 아날로그 형태로 구현되던 신호 처리 알고리즘들이 이제는 디지털 회로를 이용해 쉽게 구현되고 있다. 디지털 신호 처리의 발달과 함께 아날로그와 디지털 세상을 연결해 주는 고성능 데이터 변환기의 중요성 또한 커지고 있다. 특히 처리해야할 신호의 대역폭이 커짐에 따라 고속, 고분해능의 데이터 변환기가 요구되고 있다.
본 논문은 고속, 고분해능의 디지털-아날로그 변환기(DAC)를 다룬다. 고분해능과 고속의 변환 속도를 동시에 얻기 위하여 비교적 낮은 oversampling ratio(OSR)를 갖는 4차 시그마-델타 변조기가 이용되었고, 시그마-델타 변조기의 안정성을 확보하기 위하여 멀티-비트 양자화기가 시그마-델타 변조기에 사용되었다. 변조기의 출력은 전류셀을 이용한 DAC를 통해 아날로그 펄스로 변환되고 전류셀을 이용한 DAC의 선형성은 self-calibration 방식을 이용하여 얻을 수 있었다. 최종 출력의 고조파 왜곡을 줄이기 위하여 RZ 펄스 두개를 중첩한 펄스를 사용하였다.
제안된 DAC는 아남 0.25 ㎛ CMOS 공정 파라미터를 이용해 설계되고, 모의 실험을 통하여 그 동작이 검증되었다. 설계된 DAC는 최고 6MHz의 대역폭을 갖는 디지털 신호를 아날로그 신호로 변환할 수 있다. 그리고 2.5V의 낮은 전원에서 동작하도록 설계되었다. 모의 실험 결과, 100dB의 spurious free dynamic range(SFDR)와 최고 98dB의 SNDR 성능을 보였다.
