New self-aligned offset polysilicon thin film transistors (poly-Si TFT's) have been investigated to reduce the leakage current.
Both types of self-aligned offset poly-Si TFT''s have been developed; coplanar one using photoresist reflow, and staggered one using planarization with thick photoresist and etchback. Effects of trap density on the leakage current of poly-Si TFT''s with the offset structure have also been investigated.
A simple fabrication method to realize self-aligned offset poly-Si TFT''s has been developed for the coplanar structure. The self-aligned offset structure can be achieved without any additional mask and masking material. The process is based on the photoresist reflow, which can be controlled by varying photoresist thickness and reflow temperature. It is found that the reflow length of photoresist increases in proportion to the photoresist thickness, and increases with increasing reflow temperature at less than 200℃ for the AZ5214A photoresist. Poly-Si TFT''s have been successfully demonstrated with offset lengths of 0.4 ㎛ and 0.6 ㎛, which show apparent reduction of the leakage current.
To realize the offset structure in the staggered type, a new self-aligned offset poly-Si TFT has been proposed and successfully fabricated to have a symmetrical offset with controllable offset length. The self-aligned offset is formed by photoresist planarization and etchback without any lithographic step. The offset length can be easily controlled by the thickness of gate material. The fabricated staggered poly-Si TFT''s have shown significantly reduced leakage current and symmetric electrical characteristics. It is noted that with this process, sub-micron channel staggered poly-Si TFT''s can be fabricated without photolithographic limitation.
Effects of trap density on the leakage current of poly-Si TFT''s with the offset structure have been investigated. In the solid-phase crystallized (SPC) device with high trap density ($~1×10^{13}/㎠$), the leakage current and electric field slowly decrease with increasing offset length, while in excimer-laser annealed (ELA) device with low trap density ($~4×10^{12}/㎠$), the leakage current and electric field are drastically reduced. Even with the same offset length, the effect of offset length can be different, depending on the trap density in the poly-Si film. As the trap density in the poly-Si film increases, the offset length should be increased to reduce the leakage current. The fabricated ELA poly-Si TFT''s with 0.6 ㎛-offset show excellent electrical characteristics. The leakage current at $V_D=3.1V$ and $V_G=-3V$ was $0.8pA/㎛ and the on/off current ratio at $V_D=3.1V$ was $3 ×10^7$.
다결정 실리콘 박막 트랜지스터의 누설 전류를 억제하기 위하여 새로운 자기 정렬 오프셋 구조에 관해 연구하였다.
감광막의 흐름 (reflow)를 이용한 자기 정렬 오프셋 구조의 다결정 실리콘 박막 트랜지스터와 두꺼운 감광막에 의한 평탄화와 식각 방법을 이용한 자기 정렬 오프셋을 가지는 스태거형 다결정 실리콘 박막 트랜지스터를 개발하였다. 또한 트랩 밀도가 오프셋 구조를 가지는 다결정 실리콘 박막 트랜지스터의 누설 전류에 미치는 영향에 대해 연구하였다.
Coplanar 구조에서 감광막의 reflow를 이용한 간단한 제작 방법의 자기 정렬 오프셋 구조를 개발하였다. 이 방법은 오프셋 영역을 형성하기위한 추가의 마스크나 마스킹 물질을 필요로 하지 않는 장점을 가진다. 오프셋 길이가 되는 reflow 길이는 감광막의 두께와 reflow 온도를 변화시킴에 따라 조절될 수 있다. 감광막 AZ5241A의 경우, reflow 길이는 감광막의 두께에 비례하여 증가하고 200도 이하에서는 온도가 증가함에 따라 증가하였다. Reflow 된 감광막을 이용하여 0.4㎛와 0.6㎛의 오프셋 길이를 가지는 다결정 실리콘 박막 트랜지스터가 성공적으로 제작되었다. 이때 reflow 길이가 증가함에 따라 누설전류가 현저하게 감소하였고 단채널 효과도 감소하였다. 또한 한 시편내의 여러 소자의 누설전류 특성을 통해 reflow 길이의 변이 (variation)가 심각하지 않음을 확인하였다.
자기 정렬 오프셋을 가지는 새로운 스태거형 다결정 실리콘 박막 트랜지스터가 제안되었고 조절 가능한 오프셋 길이를 가지는 대칭적인 오프셋을 가지도록 성공적으로 제작되었다. 이는 소오스와 드레인에 의해 형성된 골(trench) 사이에만 감광막을 채워넣어 이를 마스크로 사용하는 방법이다. 두꺼운 감광막을 이용한 평탄화와 감광막의 식각 (etchback) 공정을 통해 구현하였다. 오프셋 길이는 사진작업이 필요없이 게이트 물질의 두께에 의해 쉽게 조절될 수 있다. 제작된 오프셋을 가지는 스태거형 다결정 실리콘 박막 트랜지스터는 누설전류가 감소하였고 소오스와 드레인의 전극에 상관 없이 대칭적인 전기적 특성을 보였다. 또한 이 방법을 이용하면 사진 작업 장비의 제한 없이 오프셋을 가지는 매우 짧은 길이 (＜1㎛)의 스태거형 소자를 제작할 수 있게 된다.
새롭게 제안한 두 가지 방법에 의해 coplanar 구조와 스태거 구조에서 각각 누설전류를 현저하게 줄일 수 있음을 확인하였다.
오프셋 구조을 가지는 다결정 실리콘 박막 트랜지스터에서 누설 전류를 줄이기 위한 적정한 오프셋 길이를 결정해야 한다. 이를 위해 다결정 실리콘 박막 내에 존재하는 트랩의 밀도가 누설전류에 미치는 영향에 대해 연구하였다. 트랩 밀도가 다른 고상 결정화된 박막과 레이져에 의해 결정화된 박막을 사용하여 소자를 제작하고 오프셋 길이에 따른 누설전류 변화 특성을 서로 비교, 분석하였다. 트랩 밀도가 큰 $(~1×10^13/㎠)$ 고상 결정화 소자의 경우, 트랩 밀도가 작은 ($~4×10^{12}/㎠) 레이져 결정화 소자에 비해 오프셋 길이가 증가함에 따라 누설전류가 천천히 감소하였고 이는 오프셋 길이 증가에 따라 전계가 천천히 감소하기 때문이다. 같은 길이의 오프셋이 적용되었을 때, 오프셋의 효과, 즉 전계의 감소와 이를 통한 누설전류 감소, 가 다결정 실리콘 박막에서의 트랩밀도에 의해 영향을 받는다. 트랩 밀도가 증가하면, 누설 전류를 줄이기 위해 필요한 오프셋 길이는 증가한다. 우리는 0.6㎛의 오프셋을 가지는 레이져 결정화된 다결정 실리콘 박막 트랜지스터에서 0.8pA/㎛의 작은 누설 전류와 $3×10^7$의 큰 on/off 전류비를 가지는 우수한 소자 특성을 얻었다.
