Application specific instruction-set processor (ASIP) becomes more and more important in the design of complex embedded DSP systems due to its programmability and its increasing performance. Choosing an optimal instruction-set for the specific application under the constraints such as chip area and power consumption is most crucial in enhancing the performance of the ASIP.
However, recent trends in design, i.e., starting from the high-level description of a system and extensive reuse of complex building blocks, have made the task very hard for designers. Hence, in this thesis we propose new automatic ways to generate the optimal instruction-set for the ASIP composed of a processor-core and several hardware accelerators from a given application program written in C-language. First, the generation of application specific instructions to be run in the processor-core is handled. It is based on a modified subset-sum problem, and supports multi-cycle instructions as well as single-cycle instructions, while the previous approaches generate only the single-cycle instructions.
Second, we handle the generation of instructions using pre-designed special hardware accelerators, i.e., intellectual properties (IP's). The proposed approach selects IP's with considering interfaces and supports concurrent execution of processor-core with IP's, which are not possible in the previous methods.
Lastly, we propose a new pipelining technique, called coware pipelining, to use IP's more efficiently in the generation of instructions. The proposed approach can increase parallelism among tasks significantly over the original one and can lead to better use of IP's, whereas the previous approaches can exploit only the original parallelism in the application program.
The experimental results on real applications showing the efficiency of the proposed methods are also included.
응용분야 전용 명령어 프로세서(ASIP)는 프로그래밍이 가능하다는 점과 점차로 높아져 가는 성능에 의해 복잡한 내장형 DSP 시스템(embedded DSP system)의 디자인에서 그 중요성을 더해가고 있다. ASIP의 성능을 높이는데 가장 중요한 것은 주어진 제약조건, 예를 들어 칩의 면적과 전력 소모 등,내에서 수행해야하는 응용분야에 최적인 명령어 집합(instruction-set)을 찾아내어 선택하는 일이다.
그러나 최근의 디자인의 경향, 즉 디자인이 시스템의 높은 추상화 단계에서부터 시작되고 복잡한 블록의 재사용(reuse) 등,은 명령어의 선택 문제를 디자이너가 쉽게 해결할 수 없도록 만들고 있다. 따라서 본 논문에서는 C언어로 기술된 응용 프로그램으로부터 하나의 프로세서 코어와 다수의 하드웨어 가속기로 구성된 ASIP을 위한 최적의 명령어를 자동으로 생성하는 세가지 방법을 제안한다.
첫 번째로는 프로세서 코어에서 수행될 응용분야 전용 명령어의 생성에 대하여 다룬다. 제안된 방법은 변형된 부분합 문제(subset-sum problem)에 기초를 두고 기존의 방식들이 다루었던 한 싸이클 명령어 뿐만 아니라 다중 싸이클 명령어도 생성할 수 있다.
두 번째로는, 미리 디자인되고 검증되어진 하드웨어 가속기, 즉 intellectual property(IP),를 이용한 명령어의 생성에 대하여 다룬다. 제안된 방식은 IP를 선택할 때 프로세서 코어와 IP간의 동시수행과 인터페이스 방식을 함께 고려하는데 이것은 기존의 방법에서는 불가능했던 것이다.
마지막으로, 명령어의 생성시 IP를 좀더 효율적으로 사용하기 위하여 Coware pipelining이라고 하는 새로운 파이프라이닝 기법을 제안한다. 제안된 방법은 주어진 응용 프로그램에 원래 존재하는 동시수행성(parallelism)만을 이용하던 기존의 방식들에 비해 태스크간의 동시수행성를 크게 증가시키고 이것을 IP의 좀더 나은 사용을 위해 이용한다.
제안된 방식들의 효율성을 보여주는 실험이 실제 사용되어 지고 있는 응용 프로그램에 대해 수행되었다.
