Electron cyclotron resonance (ECR) nitrous oxide ($N_2O$)-plasma thin oxide is investigated fot a tunnel oxide and interpoly dielectric (IPD) of polycrystalline silicon thin-film transistor EEPROMs (poly-Si TFT EEPROMs), and high-performance poly-Si TFT EEPROMs with the ECR $N_2O$-plasma oxide is demonstrated.
ECR $N_2O$-plasma oxide has self-limited growth characteristics due to nitrogen pile-up of 4~5 a.t. % at oxide/poly-Si interface and strong bonds of Si≡N are formed even at low temperature. Furthermore, ECR $N_2O$-plasma oxide exhibits lower leakage current, higher breakdown field of 10MV/cm, larger barrier height of 2.72eV, which is much better electrical properties than oxide thermally grown on poly-Si film. On the other hand, poly-Si film crystallized by excimer laser annealing (ELA) has excellent crystallinity and larger grain size compared to solid-phase crystallized (SPC) poly-Si films. Therefore, ECR $N_2O$-plasma oxide grown on ELA poly-Si film has slightly higher breakdown field, much smaller gate voltage shifts, and higher charge-to- breakdown (Qbd) up to 4C/㎠ than that on SPC poly-Si film.
$POCl_3$ doped poly-Si film has larger surface roughness than in-situ doped poly-Si film and thus it seriously degrades the reliability of polyoxide on $POCl_3$ doped poly-Si film. However, ECR $N_2O$-plasma polyoxide on in-situ doped poly-Si film has lower leakage current and higher breakdown field, furthermore, lower electron trapping rate and larger Qbd up to 10 C/㎠, which is comparable to the electrical properties of ONO IPD. Especially, although polysilicon films are heavily doped with phosphorus of $1×10^{22}cm^{-3}$, ECR $N_2O$-plasma polyoxide exhibits significantly high breakdown field of 10MV/cm and low electron trapping rate of 0.5V, which are independent of phosphorus concentration. This is mainly attributed to the smooth polyoxide/poly-Si interface, low phosphorus concentration, and nitrogen-rich layer with strong Si-N bonds at the polyoxide/poly-Si interface.
For the fabricated poly-Si TFT EEPROMs, the fast programming and erasing were accomplished by Fowler-Nordheim tunneling within 1ms regardless of programming and erasing voltages. The high-temperature SPC poly-Si TFT EEPROMs with ECR $N_2O$-plasma oxide have the threshold voltage shift of 2.5V even after $10^5$ P/E cycles due to the excellent Qbd up to 10C/㎠ of ECR $N_2O$-plasma oxide. Especially, high-temperature ELA poly-Si TFT EEPROMs exhibit better endurance characteristics and much smaller subthreshold slope change than SPC poly-Si TFT EEPROMs. This is ascribed to highly reliable ECR $N_2O$-plasma oxide and lower defect generation in ELA poly-Si film during programming and erasing. Furthermore, low-temperature ELA poly-Si TFT EEPROMs have a large threshold voltage shift of 4V after $10^5$ P/E cycles.
The poly-Si TFT EEPROM technology will enable us to realize LSI circuits and memories for image storage on the periphery of display panel.
얇은 ECR $N_2O$-플라즈마 산화막을 Tunnel Oxide및 Interpoly Dielectric (IPD)으로 사용한 다결정 실리콘 박막 트랜지스터 (poly-Si TFT) EEPROMs의 특성 및 신뢰성을 체계적으로 연구하였다.
다결정 실리콘 위에서 신뢰성이 우수한 얇은 산화막을 기르기 위해 ECR $N_2O$-플라즈마 산화방법을 조사하였다. ECR $N_2O$-플라즈마 산화는 낮은 온도임에도 산화막과 실리콘 계면에 강한 Si≡N결합으로 이루어 진 약 4~5%의 질소 부유층을 형성하기 때문에 self-limited 성장특성을 갖는다. 다결정 실리콘 위에 성장된 ECR $N_2O$-플라즈마 산화막은 기존의 열산화막에 비해서 낮은 누설전류, 10MV/cm의 큰 절연파괴 전계 및 2.72eV의 큰 장벽높이를 갖는다. 이러한 우수한 특성은 단결정 실리콘 위에 성장된 산화막과 비교할 만한 것이다. 한편, excimer laser를 이용하여 결정화 시킨 (ELA) 다결정 실리콘은 고상결정화 (SPC)된 다결정 실리콘에 비해서 우수한 결정성과 큰 결정립크기를 보인다. 따라서, ELA 다결정 실리콘 위에 길러진 ECR $N_2O$- 플라즈마 산화막은 큰 절연파괴 전계, 작은 게이트 전압 shift 및 4C/㎠의 charge-to-breakdown (Qbd) 특성을 나타낸다.
ECR $N_2O$-플라즈마 산화를 이용한 IPD에 대해 연구하였다. $POCl_3$ 도핑된 다결정 실리콘은 in-situ로 도핑된 다결정 실리콘에 비해서 거친 표면을 갖기 때문에 그 위에 형성된 polyoxide의 신뢰성을 열화 시킨다. 그러나 in-situ로 도핑된 다결정 실리콘 위에 길러진 ECR $N_2O$-플라즈마 polyoxide는 낮은 누설전류, 큰 절연파괴 전계, 작은 전자포획율 및 10C/㎠의 우수한 Qbd 값을 갖는데, 이는 ONO IPD의 전기적 특성과 비교할 만한 것이다. 특히, 다결정 실리콘에 $1×10^{22}cm^{-3}$의 phosphorus가 고농도로 도핑 되었어도, ECR $N_2O$-플라즈마 polyoxide의 전기적 특성은 phosphorus농도와 무관한 10MV/cm의 큰 절연파괴 전계 및 0.5V의 낮은 전자포획율을 나타낸다. 이는 산화막과 다결정 실리콘 박막간의 부드러운 계면, 그 계면에서의 낮은 phosphorus농도 및 강한 Si-N결합을 갖는 질소 부유층 때문이다.
제작된 poly-Si TFT EEPROMs의 program과 erase는 programming과 erasing 전압에 무관하게 1ms이내에서 F-N tunneling에 의해 이루어 졌다. 우수한 막질의 ECR $N_2O$-플라즈마 산화막을 사용한 고온 SPC poly-Si TFT EEPROMs 은 $10^5$ P/E cycle 후에도 2.5V의 threshold voltage shift를 갖는다. 특히, 고온 ELA poly-Si TFT EEPROMs은 SPC poly-Si TFT EEPROMs보다 더 우수한 endurance 특성과 subthreshold 기울기 변화를 나타낸다. 이는 ECR $N_2O$-플라즈마 산화막의 우수한 신뢰성과 programming/erasing 동안 ELA 다결정 실리콘막 내에 defect가 적게 발생되기 때문이다. 더욱더, 저온 ELA poly-Si TFT EEPROMs은 105 P/E cycle 후에도 4V의 큰 threshold voltage shift를 갖는다.
따라서, poly-Si TFT EEPROM process를 사용하면 display의 periphery에 image storage를 위한 메모리와 LSI circuit등을 구현할 수가 있다.
