서지주요정보
Data path logic과 실시간 재구성 기능을 도입한 새로운 구조의 FPGA 제안과 분석 = A design and estimation of the new FPGA with data path logic and run time block reconfiguration method
서명 / 저자 Data path logic과 실시간 재구성 기능을 도입한 새로운 구조의 FPGA 제안과 분석 = A design and estimation of the new FPGA with data path logic and run time block reconfiguration method / 곽재영.
저자명 곽재영 ; Kwak, Jae-Yong
발행사항 [대전 : 한국과학기술원, 1998].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8008802

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 98012

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

이 논문은 용량과 속도면에서 우수한 새로운 구조의 FPGA를 제안하고 이의 성능을 비교한다. 확장가능한 4 bit 덧셈/뺄셈기와 곱셈기를 가지는 DPL(Data Path Logic)을 삽입하고, 재구성을 위한 memory를 삽입하여 제한된 logic을 재활용하는 방법인 실시간 재구성기능(RTBR)을 도입하여 용량과 속도면에서의 새건을 보이고자 한다. 이 논문에서는 CFB(Configurable Function Block)와 DPL(Data Path Logic)을 기본 block으로 RTBR 방법을 선택 함으로서 CFB, DPL, RTBR CFB, RTBR DPL의 4가지 block을 기본 block으로 제안 하였으며, 이의 성능을 비교하였다.

서지기타정보

서지기타정보
청구기호 {MEE 98012
형태사항 iii, [66] p. : 삽도 ; 26 cm
언어 한국어
일반주기 저자명의 영문표기 : Jae-Yong Kwak
지도교수의 한글표기 : 이귀로
지도교수의 영문표기 : Kwy-Ro Lee
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 수록
주제 FPGA CFB DPL
QR CODE qr code