Two subjects have been studied in this thesis. The one is about the surface treatment effects and the other is the effect of fixed charges and overlap metal on the I-V characteristics of HgCdTe photodiodes.
At first, a new simple surface treatment method is proposed, which is a kind of post-etch treatment composed of chemical oxidation of HgCdTe with $HNO_3$ and removal of the oxide with $NH_4OH$. Since strong $HNO_3$ is used, the new method can make the HgCdTe surface cleaner than the conventional method of KAIST. Even though the HgCdTe surface is roughened by Br-MeOH etch, the surface can be made smoother with the new method, which is observed using atomic force microscopy (AFM). In applications to the MIS capacitors, the new surface treatment resulted in reproducible improvements in capacitance-voltage (C-V) characteristics such as low fixed charge and slow surface state densities. These improvements are thought to result from some aspects of the new method. One is the surface smoothing function of the new surface treatment. The other is that the non-stoichiometric surface layer of the HgCdTe caused by Br-MeOH etch may be consumed by the chemical oxidation and then removed together with the oxide.
However, it was found that much more dilute chemicals should be used for LPE-grown HgCdTe wafers than for bulk ones. Otherwise, the CdTe substrates of the LPE wafers were seriously attacked. In chapter III, the effects of bromine etch and dilute HNO3 post-etch treatment on the C-V characteristics of MIS devices with ZnS on LPE-grown HgCdTe wafers have been studied. C-V characteristics of most devices at 1 MHz showed more increased surface doping concentrations than the original values of the wafers, and these apparent doping concentrations were dependent on the surface treatments. These are thought to result from the surface treatment effects on the interface trap density and the surface minority carrier response time (tR). It was found the interface trap density decreases and the minority carrier response time increases by longer Br-MeOH etch and by the post-etch treatment. Hence the degree of C-V curve stretch-out reduces and the minimum capacitance at a high frequency falls to lower value because the minority carrier response reduces. This means that 1 MHz is not a sufficient high frequency so there exists some minority carrier response.
It is often said that a few microns of LPE-grown HgCdTe surface is more defective than the lower part for some reasons, for example, because of Hg rich layer formed on the surface of LPE-grown wafer. It is also possible that many defects may be generated and segregated at the HgCdTe surface since the surface will experience the most thermal stress during the cooling down of the epi-layer after growing. Thus, by removing this defective layer we may have less defective surface and so longer minority carrier response time. The 25 min etch removes 5 ~ 6 microns from the surface while the 2 min etch removes only about 0.6 mm. This is the reason why the 25-min-Br-MeOH etch resulted in more improved C-V characteristics than the 2 min etch. On the other hand, dilute $HNO_3$ post-etch treatment is thought to oxidize the HgCdTe surface and generate a thin native oxide film which passivates and reduces electrically active defect states.
Lastly the effects of fixed charges and overlap metal on the I-V characteristics of HgCdTe photodiodes have been studied using 2-D device simulation. It was found that the fixed charge can produce more increase of zero-bias current than an improvement of minority carrier lifetime can. Moreover, the overlap metal makes the fixed charge effect complicated, so the zero-bias resistance of a diode can decrease for some values of the fixed charge without any change of other device parameters. Thus, all these effects should be taken into account to evaluate the diode parameters correctly. It's better to use a diode structure without any overlap metal for evaluating the device parameters. Even in this case, the Nf effects should be always taken into account.
이 논문에서는 크게 두 가지의 주제가 다루어 졌다. 하나는 표면 처리의 효과에 관한 것이고, 다른 하나는 계면 고정 전하와 overlap metal이 HgCdTe photodiode의 전류-전압 특성에 미치는 영향에 관한 것이다. 표면 처리 효과에 관해서는 먼저 bulk HgCdTe 웨이퍼를 위한 새로운 표면 처리 방법을 제안하였다. 이는 질산으로 HgCdTe 표면을 산화 시키고, 이 산화막은 암모니아수로 제거하는 것이다. 강산인 질산을 씀으로써 웨이퍼의 표면을 더 깨끗하게 할 수 있게 된다. 원자 현미경으로 관찰한 결과, 브롬-메탄올 식각후 거칠어진 HgCdTe 표면을 이 새로운 방법으로 좀 더 매끈하게 할 수 있음을 알게 되었다. MIS capacitor 제작에 응용한 결과, 새로운 표면 처리 방법을 적용할 경우 계면 고정 전하량과 절연체 트랩 밀도 (Nss)가 10의 10승 대로 감소함을 확인하였다. 이러한 특성 향상은 새로운 방법이 표면 거칠기를 줄이고, 표면의 오염 층을 제거하기 때문이라고 생각한다.
그러나, 적외선 영상 시스템의 주 재료로 쓰이는 LPE-grown HgCdTe 웨이퍼(이하 LPE-웨이퍼)에는 위의 새로운 표면 처리 방법을 직접 적용할 수는 없었다. 이는 강한 질산 때문에 LPE-웨이퍼의 기판인 CdTe가 심하게 손상되기 때문이다. 이에 따라, LPE-웨이퍼에 대해서는 브롬-메탄올 식각 시간을 늘이고, 식각 후에 아주 묽은 - CdTe가 손상되지 않을 정도로 희석한 - 질산에 30 분 이상 담군 후 MIS소자의 C-V 특성에 미치는 효과를 살펴 보았다. 이 때, 질산은 보통 그 다섯 배 이상의 물로 희석하였다. 1 MHz C-V 특성을 보면 대부분의 MIS 소자가 원래 도핑 농도 보다 더 큰 농도 값을 나타냈는데, 이 C-V 특성에서 추출한 기판의 표면 농도 값과 C-V 측정 곡선의 stretch-out 정도가 표면 처리에 따라 크게 달라짐을 알 수 있었다. 이는 표면 처리에 따라 계면 트랩 밀도(Dit)와 소수 운반자 반응 시간 (tR)이 바뀌기 때문이다. 즉, LPE-웨이퍼의 표면을 더 많이 식각하고 또 식각 후에 묽은 질산에 담금으로써 Dit 가 감소하여 C-V 측정 곡선의 stretch-out 정도가 줄어들고, tR 이 증가하여 최소 커패시턴스 (Cmin) 값이 감소하는 것이다. 이는 1 MHz가 충분히 높은 주파수가 아니어서 소수 운반자에 의한 커패시턴스 성분(inversion layer capacitance CI)이 무시할 정도로 작지 않기 때문에 생기는 현상이라고 하겠다.
흔히 LPE-웨이퍼의 표면 수 마이크론은 그 아래 보다 결정 결함이 더 많다고 한다. 따라서, 브롬-메탄올 식각으로 이 결함 층을 제거함으로써 계면 특성이 향상된다고 생각한다. 묽은 질산처리는 표면에 수 십 Å 두께의 어떤 산화막을 형성하기 때문에 이 막에 의해 표면의 결함 밀도가 감소해서 위의 특성 향상이 이뤄졌다고 생각한다.
끝으로, 2차원 device simulation을 이용해서 계면 고정 전하와 overlap metal이 HgCdTe photodiode의 전류-전압 특성에 미치는 영향을 살펴 보았다. 그 결과, 계면 고정 전하량이 증가 함에 따라 zero bias 전류가 9 배 까지 증가 하고, zero bias 저항 값은 1000 배 까지 변화함을 알게 되었다. 이는 흔히 생각해 온 소수 운반자의 수명이나 확산 거리의 변화에 따른 효과 보다 훨씬 큰 변화이므로 소자의 변수를 추출할 때 반드시 고려해야 함을 알 수 있다. 또한, 이는 배열 감지기에서 소자간 cross-talk이 계면 고정 전하에 의해 급격히 증가함을 의미 하므로 cross-talk을 감소시키기 위한 적절한 대책이 있어야 할 것이다. 위의 변화는 overlap metal이 있음으로써 더 복잡하게 나타난 것인데, 따라서 overlap metal이 없는 구조의 소자에서는 보다 단순한 경향을 보일 것으로 생각한다. 이 경우에도 계면 고정 전하에 의한 전류의 변화를 고려해야만 할 것이다.
