A novel differential voltage-clamped current-mode delay cell is proposed and its advantages such as low supply sensitivity, wide tuning range and high speed operation are verified by a three-stage ring oscillator through fabrication and experiments. Due to the nature of current mode with voltage clamping and robustness against noise, experimental results show the supply sensitivity is very low about 0.1~0.2 %/V in the 500 ~ 800 MHz range having its tuning range over 1 decade up to 1.38 GHz.
Based on the differential voltage-clamped current-mode delay cell, the novel multiple-nested ring (MNR) oscillator architectures are developed and four types of MNR oscillators are presented. Among them, two MNR oscillators are implemented using a 0.8 ($\mu$ nwell CMOS process. Since the operation of their delay cells is basically a voltage-clamped and current-mode, the experimental verifications of two MNR oscillators show such properties as wide tuning range, low supply sensitivity and high speed operation.
Using the feedback theory, the loop gain analyses for the four types of MNR oscillators and conventional three- and four-stage ring oscillators are carried out. From the loop gain analyses, the oscillator characteristic parameters such as the oscillation frequency and minimum gain for oscillation are obtained for each type of oscillators. Throughout the analyses, we find that the oscillation frequencies of MNR oscillators can be made higher than those of conventional ring oscillators and obtain the functions which show 'how much the oscillation frequencies of MNR oscillators can be increased compared with those of conventional ring oscillators'.
The noise analyses of MNR oscillators for the noise performance parameters such as thermal output noise power of the delay cell, noise spectral density function and total output noise power are performed. From these analyses, we obtain the functions which show 'how much the noise performance of MNR oscillators can be improved compared with those of conventional ring oscillators' are derived. Since all the analyses are accomplished based on the physical device parameters, it is possible for us to design the MNR oscillators optimally with the aid of derived equations. All of the MNR oscillators show the improvements in the noise performance compared with that of the conventional oscillators.
A high-speed current-driven ECL-like DFF is proposed which is clocked by the current signals. The 1/4 divider is more desirable than the 1/2 divider because the former offers a two times large output swing. The high speed 1/64 prescaler is designed. In the prescaler, the first divider is implemented using the proposed current-driven ECL-like DFF which divide the input frequency by four. The remaining division is accomplished by the conventional dynamic circuit. The prescaler with the MNR oscillators are implemented using 0.8 $\mu$m CMOS nwell process. From the measurements, we know that the proposed prescaler operates at high speed and is suitable for the CMOS ring oscillators. The measured maximum input frequency of the prescaler is about 2.05 GHz.
The realization of a single chip 2-GHz PLL frequency synthesizer is presented. The core of the synthesizer is the current-controlled oscillator using the multiple-nested ring (MNR) oscillator. Due to the novel MNR architecture, the high speed operation of PLL can be obtained. To obtain a higher speed of operation, the current-driven DFF is used as a basic cell in the prescaler. The voltage-to-current converter is inserted between the loop filter output and the input of ICO in order to provide control current varying the oscillation frequency of the oscillator. The V-to-I converter also has the provision which sets the center frequency of the ICO resulting in the flexibility of PLL for the various kind of applications which usually requires different center frequencies. This technique is useful because the ICO has a very wide tuning range. The sequential phase- frequency detector without dead zone problem is used. The charge pump is implemented differentially and has no charge sharing problem which results in the reduce of the output jitter. The PLL locking range is about from 1.8816 to 1.9584 GHz, thus has 30 MHz of locking range.
새로운 차동의 전압 클램프된 전류 모드 지연 셀이 제안되었으며 이 셀의 낮은 전원 변화 민감성, 넓은 조절 영역 그리고 고속의 동작 특성과 같은 이점들을 삼단 링 발진기의 제작 및 실험을 통하여 입증 하였 다. 전압 클램핑의 전류 모드 동작, 그리고 잡음에 강한 특성으로 인하여, 실험 결과 전원 변화의 민감도가 500 ~ 800 MHz 영역에서는 0.1 ~ 0.2 %/V로 아주 낮아 온도 보상 회로가 들어 있는 발진기 보다도 우수한 특성을 보였다. 그 동작 범위는 대략 100 MHz 에서 최대 1.38 GHz 까지 굉장히 넓은 영역에 걸쳐 동작한다.
이러한 차동의 전압 클램프된 전류 모드 지연 셀을 이용하여, 새로운 다중 연결 링(Multiple-Nested Ring;MNR) 구조의 발진기를 개발 하였으며, 네 가지의 MNR 구조의 발진기를 보였다. 그 중에서 두개의 MNR 발진기를 0.8 (m CMOS 공정 기술을 이용하여 구현하였다. MNR 발진기의 지연 셀은 근본적으로 전압 클램프된 전류 모드 동작이므로, 두개의 MNR 발진기의 실험 결과 넓은 발진 영역, 낮은 전원 변화에 대한 민감도 그리고 고속의 동작 특성들을 보였다.
궤환 이론을 이용하여 네 가지의 MNR 발진기와 전통적인 삼단과 사단의 링 발진기에 대하여 궤환 이득 해석과 잡음 해석을 하였다. 이를 통해 발진 주파수, 발진하기 위한 최소의 이득 등과 같은 발진기의 동작 특성 파라미터들을 얻었다. 이러한 해석들을 통해서 MNR 발진기가 전통적인 삼단 혹은 사단의 링 발진기에 비해 얼마나 빨라 질수 있나 하는 점을 해석적으로 얻을 수 있었으며 이를 보이는 수식들을 유도 하였다. 또한 잡음 해석을 통하여 지연 셀의 열잡음 전력, 잡음 전달 함수 그리고 출력의 총 잡음 전력과 같은 잡음 성능 파라미터들을 유도하였다. 이러한 위의 해석들은 모두 물리적인 디바이스 변수들에 기초하고 있으므로, 유도된 수식들을 이용하여 최적화된 MNR 발진기의 설계가 가능하다. 네 가지의 MNR 발진기는 잡음 성능에 있어서 전통적인 링 발진기에 비하여 우수하며 최대 20dB 정도의 잡음 전력이 줄어 든다.
바이어스 문제가 없으며 전류 신호에 의하여 클락킹되는 고속의 전류 구동 ECL 디플립플롭 (DFF)을 제안하였다. 사분주 회로의 출력 스윙이 이분주 회로의 그것보다 대략 2배 정도 크므로 사분주 회로가 궤환 분주기의 첫번째 분주기로 사용 되었으며, 이 사분주 회로는 제안된 전류 구동 ECL DFF을 이용하여 설계되었다. 총 64분주의 궤환 분주기 중에서 나머지 16분주는 전통적인 다이내믹 CMOS DFF을 이용하여 설계 되었다. MNR 발진기와 64분주의 프리스케일러가 0.8$\mum$ CMOS 공정을 이용하여 구현되었으며 측정된 최대의 발진 주파수는 2.05 GHz 이다.
위의 제안된 설계 기술들을 이용하여 단일 칩 2-GHz PLL 주파수 합성기을 설계하였다. 주파수 합성기의 핵심은 전류 제어의 MNR 발진기와 고속의 전류 구동 프리스케일러이다. 제안된 발진기와 분주기의 고속동작 특성때문에 PLL의 고주파 동작이 가능하였다. 전압-전류 변환기가 루프 필터와 발진기 사이에 있으며 전류 제어 발진기의 발진 주파수를 변화 시키기 위한 전류를 공급한다. 전압-전류 변환기는 또한 전류 제어 발진기의 중심 주파수를 변화시킬 수 있는 장치가 되어있으며 이는 서로 다른 중심 주파수를 필요로 하는 PLL의 다양한 응용 분야에 대응할 수 있는 적응력을 가지게 한다. 위상-주파수 검출기로는 데드존(dead zone)이 없는 순차적인(sequential) 형태가 이용 되었다. 전하 펌프(charge pump) 회로는 차동으로 구현 되었으며 전하 재분배 현상이 없어 출력의 지터(jitter)를 감소 시킨다. PLL의 동작 범위는 1.88 에서 1.96 GHz 까지 동작하며 30 MH의 락킹영역을 가진다.
