서지주요정보
상위 수준 합성에서의 하드웨어 예측기 구현 = Hardware estimator in high-level synthesis
서명 / 저자 상위 수준 합성에서의 하드웨어 예측기 구현 = Hardware estimator in high-level synthesis / 이기택.
저자명 이기택 ; Lee, Ki-Taek
발행사항 [대전 : 한국과학기술원, 1997].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8007775

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 97064

휴대폰 전송

도서상태

이용가능

대출가능

반납예정일

초록정보

Estimations can be very useful in the multitude of synthesis phase, such as algorithm and architecture selection, design space search, scheduling, module selection and transformation. Lower bound delimit the search space, thus speeding up the design search process, and estimation of optimal design is very helpful in algorithm selection. In this thesis, a tighter lower bound estimation method is presented. Also, new technique called mobility split is presented. To guarantee lower bound property, lower bound estimation is generally apart from the optimal. Proposed technique leads to a more accurate results, although does not guarantee lower bound. The performance of new technique is quite encouraging, compared with the lower bound's.

서지기타정보

서지기타정보
청구기호 {MEE 97064
형태사항 vi, 49 p. : 삽도 ; 26 cm
언어 한국어
일반주기 부록 : A, Example modules. - B, DFG(data flow graph)
저자명의 영문표기 : Ki-Taek Lee
지도교수의 한글표기 : 황승호
지도교수의 영문표기 : Seung-Ho Hwang
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 참고문헌 수록
주제 하드웨어 예측
상위수준 합성
Hardware estimation
High-level synthesis
QR CODE qr code