The main objective of this dissertation work is to investigate the performance of priority control schemes in broadband ATM networks.
ATM will be the central vehicle on which the future broadband information infrastructures are to be constructed. Priority control is one of the necessary traffic control schemes that are needed to achieve the efficiency of ATM networks. Priority control can be used either in the cell level or in the burst level, to increase the utilization of ATM networks, while meeting different QoS requirements of different traffic sources.
In this dissertation, first, cell level priority controls are studied in the model of an input queueing nonblocking ATM switch. The ATM switch model consists of input and output queues together with a nonblocking switching fabric in between. The speed-up factor of the switching fabric is allowed to take any positive integer value. To each input queue of the switch, we apply and study the push-out, the partial buffer sharing or the push-out-with-depth scheme successively, together with a common state-dependent scheduling scheme. We have chosen the state-dependent scheduling scheme, because of its generality in representing the various specific time priority control schemes such as head-of-line (HOL), queue length threshold (QLT), and Bernoulli scheduling (BS) schemes.
Assuming two classes of independent Bernoulli traffics, a common analytical procedure is developed and used for the three different combinations of space and time priority control schemes. The analysis is carried out in two steps in the discrete-time domain, to obtain loss probabilities and mean waiting times of the two classes of traffic. First, the virtual queue comprising of HOL cells destined for the same output port is analyzed to obtain the HOL contention time distributions of the two classes of traffic. Second, we begin with establishing the state transition probabilities of the input queue for each particular combination of space and time priority schemes, and then obtain the steady-state queue size distributions at the HOL packet departure time using the HOL contention time distributions obtained in the first step, and finally obtain the steady-state queue size distributions at an arbitrary time slot, using the semi-Markov process concept.
The performances of the three combined priority control schemes are then examined. First, assuming that class 1 traffic is delay-sensitive while class 2 is loss-sensitive, we study a combination of the push-out scheme with the state-dependent scheduling scheme. For some specific scheduling schemes, we compare the performances and show that reasonable performance differences both in loss probabilities and in waiting times can be achieved between two classes over a wide range of the offered load. We also show that all the priority schemes which were considered allow higher utilization of the switch than the non-priority one, and among them the queue length threshold (QLT) scheduling scheme achieves the highest utilization.
Second, assuming that class 1 traffic requires high QoS guarantees while class 2 requires low QoS guarantees, we investigate the performance of the partial buffer sharing and state-dependent scheduling schemes. We examine how packet loss probabilities and mean waiting times of the two classes change with various system parameters such as speed-up factor, buffer size, threshold, and scheduling parameter. Particularly, we show that the threshold value and the scheduling parameter of the combined control affect dynamically the performance differences between the two classes. This implies that by using the combined scheme of the two priority schemes, we can control more flexibly the performances of the input queueing ATM switch. We show that for a wide range of QoS requirement gaps of the two classes of traffic, we can maximize the admissible load by adjusting both the threshold and the scheduling parameter.
Third, in order to search for any benefit which might be drawn from adding a flexible loss control function to the push-out scheme, we examine the push-out-with-depth scheme. Assuming again that class 1 traffic requires high QoS guarantees while class 2 requires low QoS guarantees, we examine the performance of the push-out-with-depth and the state-dependent scheduling schemes, and compare the performance with those of the previous combinations of priority schemes. We note that the push-out scheme shows the best utilization, while the partial buffer sharing yields the best controllability of the performance. Although we have not observed any noticeable gains in the admissible load by using the push-out-with-depth scheme, we conjecture that a benifit of much alleviated buffer management complexity could compensate for the increased complexity in the loss control mechanism.
Finally, a burst-level priority control is proposed and analyzed with the model of an ATM multiplexer. We introduce a preemptive priority control with preemption depth in the fast buffer reservation scheme. In the scheme, assuming two classes of burst level priorities, the arriving high priority burst can preempt, if any, one of the low priority burst having reservation currently up to the preemption depth, in case of full buffer reservation. With homogeneous on/off multiple source assumption, we analyze the multiplexer to obtain burst loss probabilities of two classes. Then, based on the different burst loss requirements for two classes, we show that significantly higher admissible loads can be achieved by adjusting the preemption depth variably according to the traffic mix ratio of two classes.
본 논문에서는 광대역 asynchronous transfer mode (ATM) 망에서의 우선 순위 제어방식에 대한 성능분석 연구를 수행하였다.
우선 순위 제어 방식은, 미래 광대역 정보기반 구축의 가장 유력한 토대가 될 ATM망의 효율성을 달성하는데 필요한 트래픽 제어 방식의 하나이다. 우선 순위 제어는 셀 레벨 또는 버스트 레벨에서 적용될 수 있으며, 서로 다른 트래픽 quality of service (QOS) 를 만족시키면서 동시에 ATM망의 유용도를 높이고자 하는 방식이다.
본 논문에서는 우선, 셀 레벨에서의 우선 순위 제어를 input queueing nonblocking ATM 교환기 모델에서 연구하였다. ATM 교환기 모델은 입력 및 출력 큐와 그 사이에 nonblocking 교환회로로 구성된다고 가정하였고, 교환회로의 speed-up 변수는 1 이상의 값도 갖을 수 있는 것으로 가정하였다. 교환기의 입력 큐에 push-out 및 partial buffer sharing 과 push-out-with-depth 방식을, 공통의 상태 의존 스케쥴링 방식과 함께 적용하여 분석하였다. 상태 의존 스케쥴링 방식은 head-of-line (HOL), queue length threshold (QLT) 또는 bernoulli selection 방식 등 여러가지 시간 제어 방식을 표현할 수 있는 범용성을 갖고 있다.
독립된 두 클래스의 베르누이 트래픽을 가정하고, 하나의 공통된 해석방법을 개발하여 위의 세가지 공간 및 시간 제어 결합 방식의 분석에 사용하였다. 이산 시간에서의 2단계에 걸친 해석과정을 통하여, 두 클래스의 셀 손실율과 평균 대기 시간을 구하였다. 첫째 단계에서는, 동일한 출력 포트를 지향하는 HOL 셀로 구성되는 가상큐에서 각 클래스의 HOL 경합 시간의 분포를 구하였다. 둘째 단계에서는, 주어진 공간 및 시간 우선 순위 제어 방식이 적용된 입력 큐에 대해 상태 천이 확률을 먼저 유도하고, 이를 토대로, HOL 패킷 출발 순간과 임의의 순간에서의 큐 길이에 대한 정상 상태 분포 확률을 semi-Markov 프로세스 개념을 이용하여 계산하였다.
이러한 해석 방법을 통하여 세가지 우선 순위 제어 결합 방식의 성능을 구하고 비교하였다. 첫째, 지연 민감형의 클래스 1 트래픽과 손실 민감형의 클래스 2 트래픽을 가정하여 push-out과 상태 의존 스케쥴링이 결합된 방식의 성능결과를 조사하였다. 여러 스케쥴링 방식에 대한 성능을 비교한 결과, 넓은 범위의 입력 부하하에서, 손실율과 지연 성능면에서 두 클래스간의 뚜렷한 차이를 확인하였다. 또한, 모든 우선 순위 제어 결합방식이 비우선 순위 방식보다 더 높은 교환기 유용도를 얻을 수 있음을 보였으며, 그 중에서도 QLT 방식이 가장 높은 성능을 나타냄을 보였다.
둘째, 클래스 1은 높은 QOS, 클래스 2는 낮은 QOS를 요구하는 것으로 가정하고, partial buffer sharing 과 상태 의존 스케쥴링 방식의 성능을 조사하였다. 결과로서, speed-up 변수, 버퍼 크기, threshold 및 스케쥴링 변수와 같은 각종 시스템 변수의 변화에 따른 패킷 손실율과 평균 대기 시간의 변화를 보였다. 특히, 결합 방식의 threshold 값과 스케쥴링 변수가 두 클래스간의 성능차이에 역동적인 영향을 주는 것을 보였다. 이는 두 클래스를 갖는 우선 순위 제어 결합 방식으로 ATM 교환기의 성능을 유연하게 제어할 수 있음을 의미한다. 또한, 두 클래스의 여러가지 QOS 조합에 대하여, threshold 값과 스케쥴링 변수를 적절히 조정함으로써 허용 부하를 최대화 할 수 있음을 보였다.
세째, 단순 push-out 방식에 약간의 손실 제어 기능을 부가함으로써 바람직한 효과를 얻기 위한 노력으로, push-out-with-depth 방식을 연구하였다. 둘째 경우에서와 같이, 클래스 1과 2를 각각 높은 QOS와 낮은 QOS를 요구하는 트래픽으로 가정하고, 상태 의존 스케쥴링 방식과 함께 분석하여 앞서 조사된 방식들과 그 성능을 비교하였다. Push-out 방식이 가장 높은 유용도를 보이는 한편, partial buffer sharing 방식은 가장 우수한 성능 제어성을 보였다. Push-out-depth 방식으로 허용 부하가 증가되지는 않지만, 이 방식을 버퍼의 일부분에만 적용함으로써, 버퍼 관리 면에서의 복잡도를 감소시킬 수 있는 가능성은 예측되었다.
마지막으로, 버스트 레벨에서의 우선 순위 제어 방식을 ATM multiplexer 모델에 적용하고 분석하였다. Fast buffer reservation 방식에 preemption depth를 갖는 우선 순위 제어 방식을 도입하였다. 이 방식에서는 두 개의 버스트 클래스를 가정하여, 버퍼 혼잡시, 높은 우선 순위를 갖고 도착되는 버스트가 현재 예약을 점유하고 있는 낮은 우선 순위의 버스트를 밀어내고 들어갈 수 있다고 가정하였다. 동일한 on/off 트래픽의 중첩을 가정하여, 각 클래스별 버스트 손실율을 구하고, 이를 토대로, 두 클래스 트래픽의 혼합율에 따라 preemption depth를 적절히 가변함으로써, 제안된 버스트 우선 순위 제어 방식으로 비우선 순위 방식에서보다 훨씬 더 높은 입력 부하가 허용될 수 있음을 보였다.
