The 5G New-Radio (NR) standard requires high throughput of $20Gbps$. To achieve this throughput, a QC-LDPC decoder, which is located in the physical layer of the network and corrects the error that have occurred in the data, is very important. In the digital processing of the channel coding method, it is necessary to quantize the log-likelihood ratio (LLR) values to certain number of bits. Previous QC-LDPC decoders are processing data with a single quantization, and this would meet the $20Gbps$ requirement, but the power consumption is too high and thus have a low energy-efficiency. Therefore, we look again the practical meaning of $20 Gbps$ in the standard, and quantize differently with respect to the signal-to-noise ratio (SNR). To process every number of quantization bit, we adopt SIMD concept and propose an energy-efficient multiple-resolution decoder which can meet the peak data rate as well. The proposed decoder was designed in $28nm$ CMOS technology, and consumes less power than the conventional partially parallel architecture, and achieve the high energy-efficiency.
5G 표준에서는 $20 Gbps$ 라는 높은 처리량을 요구하고 있다. 이를 위해서는 물리적 층에 존재하여 데이터에 발생한 에러를 고치는 QC-LDPC 디코더의 구조가 매우 중요하다. 이 디코더를 디지털 회로 상에서 구현하기 위해서는 처리되는 LLR들을 특정 비트로 양자화하는 것이 필수적이다. 기존의 복호기들은 단일 비트로 양자화하여 디코딩을 진행하고 있는데, 이렇게 될 시 $20 Gbps$ 처리량을 만족할 수는 있지만 소모하는 파워가 굉장히 높고, 에너지 효율성이 떨어진다. 따라서 표준에서 정의하는 $20 Gbps$의 실제적 의미를 다시 살펴보고, SNR에 따라 양자화시키는 비트 수를 달리 하고, 설계한 여러 비트의 LLR을 모두 처리할 수 있도록 SIMD 개념을 적용하여 $20 Gbps$ 를 만족하면서도 에너지 효율적인 다중 해상도 디코더 구조를 제안한다. 제안된 복호기는 $28nm$ CMOS 공정에서 설계되었으며, 기존의 partially parallel 구조보다 파워를 적게 소모하고 더 높은 에너지 효율성을 가진다.
