서지주요정보
(A) memory-efficient 3d reconstruction processor with dilation-based tsdf fusion and block-projection cache system for spatial computing = 공간 컴퓨팅을 위한 팽창 기반 TSDF 융합 및 블록-투영 캐시 시스템을 활용한 메모리 효율적 3D 재구성 프로세서
서명 / 저자 (A) memory-efficient 3d reconstruction processor with dilation-based tsdf fusion and block-projection cache system for spatial computing = 공간 컴퓨팅을 위한 팽창 기반 TSDF 융합 및 블록-투영 캐시 시스템을 활용한 메모리 효율적 3D 재구성 프로세서 / Hankyul Kwon.
발행사항 [대전 : 한국과학기술원, 2024].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8042231

소장위치/청구기호

학술문화관(도서관)2층 학위논문

MEE 24119

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

A real-time dense 3D reconstruction on spatial computing is challenging since its memory access surpasses the available memory bandwidth. To solve this problem, the proposed processor integrates two key building blocks – Dilation-based TSDF (D-TSDF) fusion and Block-Projection (BP) engine. D-TSDF projects the depth map in the reverse order of voxel-to-pixel coordinate transformation and dilates it, leading to 96.61%p External Memory Access (EMA) reduction with minimum map quality degradation. Second, a specialized BP engine compresses high-resolution occupancy grid by decomposing the 3D bitmap into 2D and 1D vectors, achieving ×166.09 reduced memory bandwidth. The proposed processor is implemented in 28nm CMOS technology occupying 1.27 mm2 area. As a result, 96.45 fps 3D reconstruction is possible while consuming only 15.94 mW power.

공간 컴퓨팅에서 실시간 3D 재구성은 모바일 시스템 온 칩에서 가용가능한 메모리 대역폭을 초과하는 메모리 접근을 요구하여 구현에 어려움이 있다. 이를 해결하기 위해, 제안된 프로세서는 두 가지 핵심 구성 요소인 확장 기반 TSDF 융합(D-TSDF)과 블록-투영 엔진(BP Engine)을 통합한다. D-TSDF는 깊이 맵을 복셀-픽셀 좌표 변환의 역순으로 투영하고 확장하여, 최소한의 맵 품질 저하로 96.61%p의 외부 메모리 접근 (EMA) 감소를 이끈다. 두 번째로, BP Engine은 3D 비트맵을 2D와 1D 벡터로 분해하여 고해상도 점유 그리드(Occupancy Grid)를 압축함으로써 메모리 대역폭을 166.09배 감소시킨다. 제안된 프로세서는 28nm CMOS 기술로 시뮬레이션 되었으며 1.27 mm² 면적을 차지한다. 결과적으로 15.94 mW의 전력을 소비하면서 초당 96.45 프레임의 3D 재구성을 달성한다.

서지기타정보

서지기타정보
청구기호 {MEE 24119
형태사항 iii, 17 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 권한결
지도교수의 영문표기 : Hoi-jun Yoo
지도교수의 한글표기 : 유회준
수록잡지명 : "A 15.9 mW 96.5 fps Memory-Efficient 3D Reconstruction Processor with Dilation-based TSDF Fusion and Block-Projection Cache System". 2023 IEEE International Symposium on Circuits and Systems (ISCAS), (2023)
Including appendix
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학부,
서지주기 References : p. 15
주제 3D reconstruction
TSDF fusion
Spatial computing
Application specific integrated circuits
3D 재구성
TSDF 융합
공간 컴퓨팅
ASIC
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서