Power gating switch cells (PGC) are inserted to cut the supply current from the power sources to the circuits that are not in use. PGCs are allocated larger sizes to prevent IR-drop violations during floorplanning. After placement, PGCs are resized to reduce the unnecessarily large size, which acts as a routing blockage. The challenge is the significant runtime required to verify IRdrop constraints whenever PGC sizes are changed. Our approach consists of two components: (1) fast IR-drop prediction using ML models and (2) routability-driven heuristic algorithm to optimize PGC sizes. Experimental results demonstrate that the predicted IR-drop closely aligns with the reference, with a mean absolute percentage error (MAPE) of $2.9%$. The proposed algorithm successfully removes all routing design rule check violations (DRV), including those that could not be addressed by previous methods.
파워게이팅 스위치 셀은 사용되지 않는 회로에 대한 전원 공급 전류를 차단하기 위해 삽입된다. 이들은 배치 계획 단계에서 전압강하 위반을 방지하기 위해 더 큰 크기로 결정된다. 스탠다드 셀 배치 단계 이후, 불필요하게 큰 스위치 셀들의 크기를 재조절함으로써 배선 장애물을 최소화하는 과정이 뒤따르며, 챌린지는 스위치 셀 크기가 변경될 때마다 전압강하 제약을 확인하는 데 긴 시간이 소모된다는 것이다. 본 논문에서는 (1) 머신러닝 모델을 사용한 빠른 전압강하 예측 및 (2) 스위치 셀 크기를 최적화하기 위한 배선 가능성 기반 휴리스틱 알고리즘을 제안한다. 실험 결과는 전압강하의 예측 값과 레퍼런스 값 사이에 평균 절대 백분율 오차가 $2.9%$로 신뢰성이 있음을 보여주며, 제안된 알고리즘은 기존에 해결할 수 없었던 배선 디자인 규칙 위반을 모두 제거하는 스위치 셀 크기를 도출한다.
