This paper presents a 72-channel resistive-sensor interface integrated circuit (IC). The proposed IC includes 8 sensor oscillators and 8 time-to-digital converters (TDCs), and each set of a sensor oscillator and a TDC is time-multiplexed to measure from 9 sensors. Consequently, it attains impressive energy efficiency of $310 pJ$ per channel. Employing a time-domain interface approach, the IC directly converts sensor resistance into time, extending its measurement capabilities up to $10 M \Omega$. It also takes advantage of a high-energy-efficiency phase-locked loop (PLL), resulting in a high signal-to-quantization-noise ratio (SQNR) that reaches the intrinsic signal-to-noise ratio (SNR) of the sensor oscillator. This results in an effective number of bits (ENOB) of 9.3 bits when $310 pJ$ is consumed for each channel. The ENOB can be adjusted through external FPGA control, and the maximum ENOB achieved is 14.1 with an oversampling ratio (OSR) of 256. The proposed IC, designed and fabricated in a $180-nm$ CMOS process with an active area of $0.015mm^2$, consumes only $15.07 \mu W$ per channel, resulting in a channel specific Walden figure of merit (FoM) of $0.48 pJ$ per conversion step. Furthermore, by adjusting the OSR, the IC achieves an outstanding Schreier FoM of $159.8 dB$ in scenarios requiring high resolution.
본 학위논문에서는 72채널 저항-센서 인터페이스 집적 회로를 제안한다. 제안된 회로는 8개의 센서 오실레이터와 8개의 시간-디지털 변환기를 포함하며, 각 센서 오실레이터는 9개의 센서를 측정할 수 있도록 시간 멀티플렉싱 된다. 따라서 채널당 $310pJ$의 에너지 효율을 달성한다. 시간 영역 접근 방식을 채택한 이 회로는 센서 저항을 시간으로 직접 변환하여 입력 범위를 최대 $10M \Omega$까지 확장한다. 또한 에너지 효율이 높은 위상 고정 루프를 활용하여 높은 신호 대 양자화 잡음비(SQNR)를 제공한다. 따라서 각 채널에 $310pJ$가 소비될 때 유효 비트 수는 9.3비트가 된다. 유효 비트 수는 외부 제어를 통해 조정할 수 있으며, 오버 샘플링 비율이 256일 때 달성되는 최대 유효 비트 수는 14.1이다. 면적이 $0.015mm^2$인 $180-nm$ CMOS 공정으로 설계된 이 회로는 채널당 $15.07 \mu W$만 소비하므로 변환 단계당 $0.48pJ$의 Walden FoM을 제공한다. 또한 이 회로는 오버 샘플링 비율을 조정하여 고해상도가 필요한 시나리오에서 $159.8dB$의 뛰어난 Schreier FoM을 달성한다.
