The current research concentrates on advancing equalizer optimization in transceivers utilizing the 4-level Pulse Amplitude Modulation (PAM-4) method, essential for high-speed wireline communications. With the ongoing evolution in information and communication technology, there has been a notable increase in channel loss, underscoring the need for the PAM-4 scheme. However, PAM-4 intrinsically faces a challenge with diminishing voltage differences between data signals. A significant issue for PAM-4, but not for the conventional Non-Return to Zero (NRZ) signal method, is its increased sensitivity to environmental variations at the receiver front-end and channel, leading to improper high-frequency equalization. Such issues escalate error rates, thereby becoming a major factor in performance decline. The research introduces an innovative multi-tone clock-based continuous time linear equalizer (CTLE) mechanism, designed to optimize high-frequency equalization effectiveness in varied environmental conditions. Therefore, performance and reliability of PAM-4 based high-speed wireline system can be improved.
본 연구는 고속 정보 전송을 위해 필수적인 4단계 펄스 진폭 신호 변조(PAM-4)방식을 이용하는 송수신기의 보상기 최적화에 초점을 맞춘다. 정보통신 기술의 발달에 따른 채널 로스 증가는 PAM-4 방식의 필요성을 증가시키고 있으나, 해당 방식은 데이터 간 전압 차이 감소라는 본질적인 한계를 가진다. 이는 기존의 Non-Return to Zero(NRZ) 신호 방식에서는 문제가 되지 않았던 부분으로, PAM-4에서는 수신기 앞 단과 채널의 환경 변화에 민감하게 반응하여 고주파의 잘못된 보상으로 이어진다. 이는 데이터 에러율을 증가시켜 성능 저하의 주된 원인이 된다. 본 연구는 멀티-톤 클락 기반의 연속 시간 선형 보상기의 메커니즘을 제안하여, 다양한 환경 조건에서 고주파 보상의 효율성을 극대화하고, PAM-4 시스템의 성능 및 신뢰성을 향상시킬 수 있는 방안을 제안한다.
