In this dissertation, novel structure for a period-modulation-based resistance, capacitance-to-digital converter (RCDC) and simultaneously introduce a Delay-Locked Loop (DLL)-based oscillator structure to minimize the uncorrelated inaccuracy components of the two oscillators, which are essential components of the converter, with a focus on achieving low power and a simple design. This proposal is based on a careful examination of the stability issues in wide input range implementations of existing RCDC works, as well as the power-accuracy trade-offs and causes of inaccuracy elements. The proposed oscillator achieves an energy efficiency of 10.6 pJ/Hz and an inaccuracy of 14 ppm/°C due to non-correlated terms without the need for calibration.
본 학위논문에서는 주기 변조 기반 저항-커패시터 디지털 변환기 구조의 제안과 동시에 변환기에 핵심 구성 요소인, 두 발진기에서 상관 관계가 없는 부정확성 요소를 저전력, 간단한 구조로 최소화하기 위한 지연 고정 루프 바탕의 발진기 구조를 고안한다. 이는 기존 저항-커패시터 디지털 변환기에 관한 선행 연구들이 지닌 넓은 입력 범위 구현에서의 루프 안정성 문제, 전력-정확성 상충 관계와 부정확성 요소들의 원인에 대한 고찰을 바탕으로 제안되었다. 제안된 발진기는 10.6 pJ/Hz의 에너지 효율과 발진기 사이에 상관 관계가 없는 항에 의한 14 ppm/°C의 부정확성을 추가적인 교정 없이 달성하였다.
