This paper investigates the device characteristics in the Gate-All-Around nanowire transistor through TCAD simulation modeling of the proposed IGZO channel material for 3D DRAM. Currently, as DRAM cell scaling reaches its limits, attempts are being made to transition to stacked structures and vertical gates. Research is underway to leverage the low leakage current and high-temperature stability of IGZO material. Considering this, suitable structures and target characteristics are proposed, and key scale factors such as channel length and radius are varied to examine the transfer characteristics with respect to gate voltage. To enhance simulation accuracy, the IGZO channel device is modeled based on experimental results, demonstrating a high degree of consistency between the simulation outcomes and literature values.
이 논문에서는 3D DRAM향으로 제안된 IGZO 채널 물질에 대하여, TCAD 시뮬레이션 모델링을 통해 Gate-All-Around nanowire 트랜지스터에서의 소자 특성을 살펴보았다. 현재, DRAM 셀 스케일링은 한계에 이르러 적층 구조 및 수직 게이트로의 전환 시도가 이루어지고 있으며, IGZO 물질의 낮은 누설 전류와 높은 온도 안정성을 활용하려는 관련 연구가 진행되고 있다. 이를 고려하여 적합한 구조 및 특성 목표치를 제안하였으며, 채널 길이와 반지름 등의 주요 스케일 인자를 변화시켜 게이트 전압에 따른 전송 특성을 확인하였다. 시뮬레이션 정합성을 높이기 위해 IGZO 채널 소자의 실측 결과를 바탕으로 모델링하였으며, 해당 시뮬레이션의 결과가 문헌 값과 높은 정도로 일치함을 보였다.
