Since the discovery of ferroelectricity in hafnia, hafnia-based ferroelectrics have been utilized in a variety of applications. In particular, ferroelectric field-effect transistors have been attracting attention as a new generation of non-volatile memory devices due to their non-volatility, multi-level characteristics, high-speed operation, low-voltage operation, and compatibility with CMOS process. However, due to the operating principle of the device, charge is trapped at the interface of ferroelectric and silicon, resulting in large losses in memory window, endurance, and retention. In addition, the silicon oxide layer generated at the interface of hafnia and silicon during the process has a low dielectric constant, which causes side effects such as an increase in the amount of charge trapping, an increase in the operating voltage, and a depolarizing electric field. Therefore, to prevent this, research on interlayers between ferroelectric layers and silicon is being actively conducted. Among various interlayer materials, La2O3 is a good candidate due to its high dielectric constant, good contact stability with silicon, and thermal stability. In this paper, the performance and reliability improvement effects of inserting a La2O3 interlayer at the interface of ferroelectric layer and silicon are investigated for the first time. First, the effect of controlling the number of atomic layer depositions of La2O3 at the interface of ferroelectric layer and silicon in the form of a capacitor was verified by material and electrical measurements. In addition, ferroelectric field effect transistor with electron channel was fabricated to electrically evaluate the effect of inserting La2O3 interlayer. As a result, improvements in characteristics such as memory window, operating current, endurance, and retention were observed. In conclusion, it is verified that La2O3 is suitable as an interlayer for electronic channel ferroelectric field effect transistors.
하프니아에서 강유전성이 발견된 이래 하프니아 기반의 강유전체는 다양한 응용처에 활용되고 있다. 특히 강유전 전계 효과 트랜지스터는 비휘발성, 다치레벨 특성, 고속 동작, 저전압 동작, 상보성 금속산화막 반도체와의 호환성 등의 장점들로 인해 차세대 비휘발성 메모리 소자로서 각광받고 있다. 하지만 소자의 동작 원리 상 강유전체와 실리콘 계면에 전하가 포획되면서 메모리 윈도우, 내구성, 유지력 등에서 많은 손실이 발생한다. 이에 더해 공정 과정 중에 하프니아와 실리콘 계면에서 발생하는 산화 실리콘 층은 낮은 유전율 특성을 가져 전하 포획 양의 증가, 동작 전압의 증가, 탈분극 전계 등의 부작용을 야기한다. 따라서 이를 막기 위해 강유전층과 실리콘 사이의 중간층에 관한 연구들이 활발히 이뤄지고 있다. 다양한 중간층 물질 중에서도 La2O3 는 높은 유전율, 실리콘과의 접촉 안정성, 열적 안정성이 우수하여 중간층 물질의 후보로 적합하다. 본 논문에서는 강유전층과 실리콘 계면에 La2O3 중간층을 삽입했을 때, 발생하는 성능 및 신뢰성 개선 효과를 처음으로 밝힌다. 먼저 커패시터 구조에서 강유전층과 실리콘 계면에 들어가는 La2O3 의 원자층 증착 횟수를 조절해가며 그 영향성을 재료적, 전기적 측정을 통해 확인하였다. 또한, 전자 채널 기반의 강유전 전계 효과 트랜지스터를 제작하여 La2O3 중간층 삽입의 효과를 전기적으로 평가하였고, 그 개선 원리를 밝혔다. 결론적으로, 메모리 윈도우, 동작 전류, 내구성, 유지력 등의 특성에서 기존 대비 향상되는 것을 확인하여 La2O3 이 전자 채널 강유전 전계효과 트랜지스터의 중간층으로서 유망한 물질임을 검증하였다.
