With the advancement of machine learning technologies, the demand to efficiently process large amounts of data in parallel is increasing. However, because the current von Neumann computing architecture has separate memory and processing units, a bottleneck phenomenon occurs and data parallel processing is limited. Therefore, there is a growing need for the development of new computing hardware that enables efficient computation of large amounts of data. Among them, neuromorphic computing, implementing artificial neural networks through analogue computation, is gaining significant attention. To achieve this, the development of high-performance synapses and neuron components is essential. This work presents the implementation of high-order neuron devices by adjusting the height of threshold switching (TS) region in anodized NbO$_x$ Mott memristor. Through this device, the threshold variability and spike adaptation of neurons were implemented. Furthermore, this work demonstrates the utilization of trap sites at the hafnium dioxide-silicon interface as capacitive synaptic devices. Additionally, low-power MAC operation with no static power consumption was implemented through these devices.
머신 러닝 기술이 발전함에 따라, 대용량의 데이터를 병렬적으로 빠르게 처리하고자 하는 요구가 증가하고 있다. 하지만 현재의 폰 노이만 컴퓨팅 아키켁처는 메모리와 연산 장치가 구분되어 있기 때문에, 병목현상이 발생하여 데이터 병렬처리에 한계가 있다. 따라서 대용량 데이터의 효율적인 연산을 가능하게 하는 새로운 컴퓨팅 방식의 하드웨어 개발이 요구되고 있다. 그 중에서도 아날로그 연산 방식으로 인공 신경망을 구현하는 뉴로모픽 컴퓨팅이 주목 받고 있다. 이를 구현하기 위해서는 고성능의 시냅스와 뉴런 소자의 개발이 필수적이다. 이 논문은 양극 산화 방식으로 제작된 나이오븀 옥사이드 모트 멤리스터의 스위칭이 나타나는 영역의 높이를 조절하여 고차 뉴런 소자를 구현하였다. 이 소자를 통해 뉴런의 문턱전압 변동성과 스파이크 적응성을 구현하였다. 추가적으로, 이 논문은 하프늄 다이옥사이드와 실리콘 사이의 계면에서 나타나는 트랩 사이트를 축전기 기반의 시냅스 소자로 활용할 수 있음을 보인다. 또한, 이 소자를 통해 정적 전력 소모가 없는 저전력 MAC 연산이 구현되었다.
