Due to the recent development of the 4th industry, the demand for memory semiconductors is increasing rapidly. Accordingly, in the case of flash memory, a cell-on-peri (COP) structure for stacking peripheral circuits at the bottom of a three-dimensional memory cell is being newly developed, and in the case of DRAM, a monolithic 3D integrated structure for stacking upper transistors on top of lower transistors is drawing attention as a new technology. However, in order to form a transistor at the top, low heat treatment constraints are inevitable to minimize damage to the lower device. Existing polysilicon channels require a high deposition temperature of $630^\circ C$ and subsequent heat treatment of $900^\circ C$ or more for doping, and there is a problem that mobility is reduced due to deterioration in the grain boundary. On the other hand, oxide semiconductors are expected to be the most suitable material for channels in 3D stacked structures because they are amorphous but have the advantages of high mobility, low leakage current, and deposition at room temperature. However, oxide semiconductors, as diversified ion- bonding materials, primarily face challenges of performance degradation and electrical instability issues caused by oxygen defects. Previously, oxygen atmosphere heat treatment or oxygen-based plasma surface treatment doping has been improved, but doping of other elements has emerged as oxygen rapidly reduces the number of electrons in the channel and reduces electrical performance.
Therefore, in this paper, fluorine in an oxide semiconductor (a-InGaZnO) was successfully doped using an integrated-Chemical-Vapor-Deposition (iCVD)-based fluorine polymer process. Fluorine has more electrons than oxygen, which is group 17, and has improved performance and stability because it forms strong ionic bonds based on high electronegativity. In addition, unlike conventional doping methods (plasma, ion-implant), the iCVD polymer doping method can minimize surface damage, thereby securing process stability. Finally, through double layer passivation, deterioration caused by the external environment could be suppressed, thereby maximizing electrical stability.
최근 4차 산업의 발전으로 인해 메모리 반도체의 수요는 급증하고 있다. 이에, 플래시 메모리의 경우, 3차원 구조의 메모리 셀 하단에 주변회로를 적층하는 셀-온-페리 구조가 새롭게 연구되고 있고, 디램의 경우도 하부 트랜지스터 위에 상부 트랜지스터를 적층하는 모노리식 3D 집적 구조가 신기술로 주목받고 있다. 그러나, 상부에 트랜지스터를 형성하기 위해서는 하부 소자의 손상을 최소화하기 위해 낮은 온도의 열처리가 제약된다. 기존의 폴리실리콘 채널은 630도의 높은 증착 온도와 도핑을 위한 900도 이상의 후속 열처리가 필수적이고, 결정립계에서의 열화로 인해 이동도가 저하되는 문제점이 있다. 반면, 산화물 반도체는 비정질임에도 높은 이동도와 낮은 누설전류, 상온에서도 증착이 가능한 장점이 있기에, 3차원 적층 구조 내 채널로 가장 적합한 물질로 예상된다. 그러나, 산화물 반도체는 다원화 이온결합 물질로, 산소 결함에 의한 성능 저하 및 전기적 불안정성 문제가 주요 해결과제이다. 기존에는 산소 분위기 열처리 혹은 산소 계열 플라즈마 표면처리 도핑 방식으로 개선해왔으나, 산소는 채널 내 전자 수를 급격히 감소시켜 전기적 성능을 저하시키는 한계가 확인되면서 다른 원소의 도핑이 대두되고 있다.
이에, 본 논문에서는 initiated-Chemical-Vapor-Deposiotion (iCVD) 기반의 불소 고분자 공정을 활용하여 산화물 반도체(a-InGaZnO) 내 불소를 성공적으로 도핑하였다. 불소는 17족으로 16족인 산소보다 많은 전자를 보유하고 있고, 높은 전기음성도를 바탕으로 강한 이온결합을 형성하기에 성능과 안정성 측면에서 향상을 얻을 수 있었다. 또한, iCVD 고분자 도핑 방식은 기존 도핑 방식(플라즈마, 이온-임플란트)과는 달리 표면 데미지를 최소화할 수 있어, 공정상 안정성을 확보할 수 있었다. 마지막으로, 이중층 패시베이션을 통해 외부 환경으로 인한 열화를 억제하여 전기적 안정성을 극대화시킬 수 있었다.
