This thesis presents a fully integrated low-dropout (LDO) regulator that features a compact on-chip output capacitor and high power-supply rejection (PSR) across wide frequency spectrum. The proposed domino-like buffers (DLB) structure enables far higher non-dominant pole frequencies, allowing to use small output capacitance even in the output-pole-dominant LDO structure. The ripple-injection technique and high-PSR domino buffers are utilized to cancel the supply ripples and enhance PSR at a high frequency range. The proposed LDO chip was fabricated in a 28-nm CMOS process, and it occupies only 0.012 $mm^2$ including 50-pF on-chip output capacitance. Despite the small output capacitance, the LDO exhibits the worst-case PSR of -28 dB across 10Hz-to-1GHz and achieves 1.57 ps Figure-of-Merit.
본 학위 논문은 소형 온칩 출력 캐패시터와 넓은 주파수 대역에서 높은 전력잡음제거를 특징으로 하는 완전집적형 저손실 레귤레이터를 제안한다. 제안하는 유사 도미노 버퍼 구조는 훨씬 높은 비지배 극점 주파수를 구현하여, 출력 극점 지배형 저손실 레귤레이터 구조에서도 작은 출력 캐패시터를 사용할 수 있게 한다. 리플 주입 기술과 고전력잡음제거 도미노 버퍼는 고주파수 대역에서 전력 리플을 상쇄하여 전력잡음제거를 향상시킨다. 제안하는 저손실 레귤레이터 칩은 28-nm CMOS 공정에서 제작되었으며, 50-pF 온칩 출력 캐패시터를 포함하여 0.012 $mm^2$의 면적을 차지한다. 작은 출력 캐패시터에도 불구하고, 10 Hz에서 1 GHz 범위에서 -28 dB의 최저 전력잡음제거를 나타내며 1.57 ps의 성능 지수를 달성하였다.
