With the arrival of the Fourth Industrial Revolution and advances in technologies such as artificial intelligence, the amount of data to be computed is expected to increase dramatically, reaching 181 zettabytes by 2025. However, the traditional computing structure, the von Neumann architecture, is not well suited for memory-intensive computations due to bottlenecks in the data in-out process. Memristor-based in-memory computing, called Stateful logic, is an emerging candidate for solving von Neumann bottleneck problem. Experimental demonstration of various Arithmetic logic operations including 16 boolean logic gates so far validates their potential as a computing unit for future paradigms. However, few studies are interested in the inherent stochasticity of memristor during logic operations, leading to inaccurate operation, and more susceptible to multi-input logic gates. Here, we propose a novel near-memory computing via three-input Majority logic, satisfying these demands for practical implementation in the crossbar array. We increased the practicality of logic gates by engineering an intrinsic series resistance component in the device. Then, we experimentally demonstrated both 1-bit Full Adder and Full Subtractor operations in 5 steps using 7 devices without data loss. Spatio-temporal efficiency of 1-bit FA operation with our Majority logic is about 35% more efficient than the latest Boolean logic. Furthermore, we propose an efficient data manipulation methodology and demonstrate Parallel Prefix adder, which is one of the fastest adders due to its maximized parallelism, using that methodology, resulting in log scale latency of operation.
4차 산업 혁명이 도래했고, 인공지능과 같은 기술이 발전하면서 연산해야 할 데이터양이 급격히 증가하여 2025년에는 181제타바이트에 이를 것으로 예상된다. 하지만, 기존의 컴퓨팅 구조인 폰 노이만 아키텍처는 데이터 인-아웃 과정에서 병목현상이 발생하기 때문에 메모리-집약적 연산에 적합하지 않다. 스테이트풀 로직이라 불리는 멤리스터 기반 인-메모리 컴퓨팅은 폰 노이만 병목현상을 해결할 수 있는 해결책으로 떠오르고 있다. 지금까지의 16개의 부울 논리 게이트를 포함한 다양한 산술 연산의 실험적 구현은 미래 패러다임을 위한 컴퓨팅 장치로서의 잠재력을 증명했다. 그러나 논리 연산 중 부정확한 연산으로 이어지는 멤리스터 고유의 확률성에 대한 연구는 거의 없으며, 이는 다중 입력 논리 게이트에 더 취약하다. 본 연구에서는 크로스바 어레이에서 실용적인 구현을 위해 이러한 요구 사항을 충족하는 3중 입력 다수결 로직을 통한 새로운 near-memory 컴퓨팅을 다루고자 한다. 디바이스에 내재된 직렬 저항 성분을 설계하여 로직 게이트의 실용성을 높였다. 그리고 7개의 디바이스를 사용해 1비트 전가산기와 전감산기 연산을 5단계로 데이터 손실 없이 실험적으로 증명했다. 다수결 로직을 사용한 1비트 전감산기 연산의 시공간적 효율은 가장 최근의 부울 로직을 이용했을 때보다 약 35% 더 효율적이다. 또한 효율적인 데이터 관리 방법론을 제안하고, 이를 통해 병렬성을 극대화하여 가장 빠른 가산기 중 하나인 Parallel Prefix 가산기를 시연하여 로그 스케일의 연산 지연 시간을 구현했다.
