A hardware accelerator is one of the key modules to operate a Deep Neural Network (DNN) in edge devices. Hardware accelerators optimize the order and mechanism of data processing to fully utilize limited resources of the edge devices. Especially, optimizing the order of processing maximizes the number of data reuse and minimizes the movement of data, which consumes relatively large energy. Data processing can be implemented in many different orders, and also can be unrolled and tiled. In this paper, a hardware accelerator specialized in manipulations of data processing order in data bit-width and input channel directions is discussed.
하드웨어 가속기는 최근 유행하는 깊은 인공신경망을 소형기기에서 구현하기 위한 핵심적인장치이다. 하드웨어 가속기는 데이터 연산 방식과 처리 순서를 최적화하여 한정된 소형기기의 자원을 효율적으로 사용할 수 있도록 한다. 그 중에서 데이터 처리 순서의 최적화는 메모리에 저장된 데이터의 재사용 획수를 극대화하여 에너지 소모가 큰 데이터 이동을 최소화한다. 데이터 처리 순서는 여러 방향으로 진행할 수 있는데, 본 학위논문에서는 데이터의 자릿수와 입력 채널 방향의 처리를 우선 시 하는 하드웨어 가속기를 다루고자 한다.
