Since the first publication regarding hafnia based ferroelectric thin film in 2011, both industry and academia investigated hafnia based ferroelectricity to adopt it for the next generation memory and transistor due to its high CMOS processing compatibility. In case of zirconia, its antiferroelectricity was usually reported on CMOS compatible metal electrodes, and ferroelectricity was only reported on Pt electrode. However, in recent studies, unconventional dimensionality effect of zirconia was reported, which indicated ferroelectric orthorhombic phase was preferred over antiferroelectric tetragonal phase when it became thinner below 2nm on silicon oxide. Thus, further detailed study regarding phase transition kinetics of ferroelectric zirconia is required.
In this study, the physical origin of ferroelectricity and mechanism of atomic layer deposited zirconia is investigated, and material property, electrical characteristic and reliability of metal-ferroelectric-metal capacitor is evaluated. Zirconia showed different characteristic depending on the preferential orientation of ruthenium bottom electrode, where ferroelectricity was observed on (002) plane textured ruthenium while antiferroelectricity was observed on non-textured electrode. In order to minimize the amount of oxygen vacancy in zirconia which is the main cause of wake up effect, plasma enhanced atomic layer deposition technique was adopted and based on material analysis, only small amount of oxygen vacancy and carbon impurity was observed thus resulted in negligible wake up effect. Fatigue was also negligible. It was found out with piezoresponse force microscopy that non-negligible amount of paraelectric phase coexisted with ferroelectric orthorhombic phase and they mitigated domain wall propagation of pinned domains. Last thing to note is that zirconium oxide exhibited ferroelectricity even without rapid thermal annealing which is thought to be the essential processing required to obtain ferroelectricity in oxide based ferroelectrics. This is because zirconia has low crystallization temperature, so that thermal budget during atomic layer deposition process was enough to partially crystallize it.
To integrate ferroelectric device into state of art semiconductor industry, all the processing has to done within the thermal budget of back-end-of-line (BEOL) processes. Zirconia is not only compatible with BEOL processing but also with 3D monolithic processing due to its lower crystallization temperature compared to hafnia base ferroelectrics.
2011년 하프늄 산화물 기반 박막에서 강유전성이 처음 보고된 후로 해당 박막의 높은 CMOS 공정 호환도로 인해 차세대 메모리와 트랜지스터 접목을 목표로 학계와 산업계에서 하프늄 산화물 기반 강유전성에 대한 많은 연구가 진행되어왔다. 지르코늄 옥사이드는 CMOS 공정에 쓰이는 타이타늄 나이트라이드와 같은 금속 전극들 위에 증착되었을 때 강유전성이 아닌 반강유전성이 주로 보고가 되었고, 강유전성은 산업에서 사용하기 어려운 백금 위에서 보고가 되었다. 그러나, 최근 연구에서는 지르코늄 옥사이드가 실리콘 옥사이드 위에서 두께가 얇아질수록 반강유전성보다 강유전성을 갖는 결정상을 선호하는 이례적인 상변화 메커니즘이 보고가 되었다. 이에 강유전성 지르코늄 옥사이드의 상변화 메커니즘에 대한 세부적인 연구가 요구되고 있다.
본 연구는 원자층증착법을 이용하여 증착된 지르코늄 옥사이드 박막의 강유전성 메커니즘을 연구하고, 더 나아가 금속-강유전체-금속 소자의 물성 분석, 전기적 특성과 신뢰성 분석을 목적으로 한다. 지르코늄 옥사이드는 하부 루테늄 전극의 우선배향성에 따라 다른 특성을 보였는데, (002)면으로 우선배향성을 가진 루테늄 위에서는 강유전성이 관측되었고, 그렇지 않은 전극에서는 반강유전성이 관측되었다. 웨이크업 효과의 주 원인인 강유전체 박막의 산소 결원을 억제하기 위해 플라즈마 원자층증착법으로 박막 증착을 하였고 재료적 분석을 기반으로 적은 양의 산소 결원과 불순물로 인해 웨이크업 효과가 미비함을 확인하였다. 또한 패티그(fatigue) 효과 또한 미비한 것으로 평가되었다. 이는 박막 내에 상유전 상이 많이 포함되어 있어 고정된 도메인 전파가 상유전상으로 인해 약화되었기 때문이며, 박막 내 상유전상의 분포는 압전감응 힘 현미경(piezoresponse force microscopy)를 통해 확인하였다. 마지막으로 주목할 점은 산화물 기반 강유전체에서 필수라고 여겨지는 열처리 공정 없이도 지르코늄 옥사이드에서 강유전성이 관측되었다는 점이다. 이는 지르코늄 옥사이드의 결정화 온도가 낮아 원자층증착법 공정 중 결정화가 대부분 진행되었기 때문이다.
산화물 강유전체 소자를 직접화하기 위해서는 반도체 후공정에서 허용 가능한 온도 내외에서 열처리 공정을 진행해야한다. 지르코늄 옥사이드는 하프늄 계열 강유전체 박막 대비 더 낮은 결정화 온도를 갖기 때문에 반도체 후공정과 호환될 뿐 아니라 삼차원 구조의 모놀리식 공정에 활용될 것으로 기대된다.
