Three-dimensional flash memory (V-NAND) has significantly increased memory capacity, breaking away from the constraints of existing 2D structures. However, the number of memory layers increases and scaling is performed, there is a problem that the current flowing through one string decreases. To solve this problem, research on introducing new channel materials with high mobility is continuously underway, and oxide semiconductors have been proposed as a representative material. The oxide semiconductors can have high mobility in amorphous phase containing spatially spread metal ns orbitals with isotropic shape, so it is expected to solve not only the problem of current reduction but also the problem of distribution of threshold voltage. By manufacturing IGZO channel devices, mobility increased by 130%. However, there is a fatal disadvantage that erase operation is impossible due to a lack of holes. The IGZO channel is characterized by a fermi level pinning phenomenon caused by a density of state (DOS) on the VBM, thereby not forming an inversion layer. It is verified through simulation that, when negative bias is applied, voltage is not applied to the channel and the channel becomes floating. To solve this problem, a gate injection double layer structure was presented. Erase operation was verified when the gate injection scheme was applied by implementing the MIS cap form. The memory characteristics of the gate injection structure and the influence of the capacity formed by the IGZO channel were analyzed. In addition, the applicability of the double layer was confirmed using the simulation tool. Through this, this paper presents the promise of IGZO channels in improving mobility in 3D flash memory.
3차원 플래쉬 메모리(V-NAND)는 기존의 2D 구조의 제약에서 벗어나 메모리 용량을 크게 증가시켰다. 하지만 메모리 층수가 증가하고, 스케일링이 진행됨에 따라서 하나의 string에 흐르는 전류가 감소하는 문제가 대두되고 있다. 이를 해결하기 위해 높은 이동도를 갖는 새로운 채널 물질을 도입하는 연구가 지속적으로 진행되고 있으며, 대표적인 물질로 산화물 반도체가 제시되었다. 산화물 반도체는 등방성의 금속 s 오비탈 지니고 있기 때문에 비정질 구조임에도 높은 이동도를 확보할 수 있어, 전류 감소의 문제와 문턱 전압의 산포 문제를 해결할 수 있을 것으로 기대된다. IGZO 채널의 소자를 제작하여 130% 향상된 이동도를 확인하였다. 그러나, 양전하가 부족하여 erase 동작이 어렵다는 치명적인 단점이 존재한다. IGZO 채널은 VBM위의 DOS(density of state)에 의하여 fermi level pinning 현상이 일어나고, 이에 의해서 inversion layer가 형성되지 않는 특징을 지니고 있다. 시뮬레이션을 통해서 negative bias를 인가했을 시에 채널에 전압이 인가되지 않고 floating 되어 있는 상태를 확인하였다. 이를 해결하기 위해서 gate injection double layer 구조를 제시하였으며, MIS(metal insulator semiconductor) 구조에서 gate injection scheme의 erase 동작을 구현하였다. Gate injection 구조의 메모리 특성과 IGZO 채널에 의해 형성된 capacitance의 영향력에 대해서 분석하였다. 또한, 시뮬레이션을 통해서 double layer 구조의 적용 가능성을 확인하였다. 이를 통해서 본 논문은 3차원 플래쉬 메모리(V-NAND)에서 새로운 물질로 IGZO 채널의 유망함을 제시하였다.
