ReRAM-based Processing-In-Memory (PIM) has been widely studied as a promising approach for Deep Neural Networks (DNN) accelerator with its energy-efficient analog MAC operations. However, the domain conversion process for the analog operation requires frequent accesses to power-hungry Analog-to-Digital Converter (ADC), hindering the overall energy efficiency. Although previous research has been suggested to address this problem, the ADC cost has not been sufficiently reduced because of its unsuitable approach for ReRAM. In this thesis, mixed-signal circuit-based value-aware bypass techniques to optimize the ADC utilization of the ReRAM-based PIM are proposed. By utilizing the property of bit-line (BL) level value distribution, the proposed techniques bypass the redundant ADC operations depending on the magnitude of value. Evaluation results show that bypass techniques successfully reduce ADC access and improve overall energy efficiency by 2.48$\times$-3.07$\times$ compared to ISAAC.
저항성 메모리 기반 심층신경망 가속기는 에너지 효율적인 아날로그 행렬벡터곱 연산 덕분에 활발히 연구되고 있다. 그러나 아날로그 연산을 위한 도메인 변환은 전력이 많이 소모되는 아날로그-디지털 변환기에 자주 액세스해야하므로 아날로그 행렬벡터곱으로부터의 확보되는 에너지 효율이 저하된다. 이 문제를 해결하기위해 많은 연구들이 제안되었지만, 아날로그-디지털 변환 비용은 저항성 소자에 적합하지 않은 접근 방식으로 인해 충분히 감소되지 않았다. 따라서 아날로그-디지털 변환기 활용을 최적화하기위한 혼성 회로 기반 수치 인식 우회 기법을 제안한다. 비트 라인 단위 수치 분포의 특성을 활용하여 값의 크기에 따라 불필요한 변환기 동작을 우회한다. 그 결과 제안한 기법은 변환기 액세스를 효과적으로 줄이고 전체 에너지 효율을 이전 연구 대비 2.48-3.07배 향상된 결과를 나타낸다.
