서지주요정보
플로팅 게이트 삽입을 통한 강유전체 트랜지스터 성능 및 신뢰성 향상 검증 = Verification of improved ferroelectric transistor’s performance and reliability by inserting floating gates
서명 / 저자 플로팅 게이트 삽입을 통한 강유전체 트랜지스터 성능 및 신뢰성 향상 검증 = Verification of improved ferroelectric transistor’s performance and reliability by inserting floating gates / 이상호.
발행사항 [대전 : 한국과학기술원, 2022].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8041066

소장위치/청구기호

학술문화관(도서관)2층 학위논문

MEE 22175

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

As the demand for research and technology for IoT, processing in memory, neuromorphic device, etc. increases, attempts to achieve innovation at the semiconductor device level are continuing. Representative examples include phase change memory and magnetoresistance memory, and ferroelectric-based transistors are also attracting a lot of attention as a powerful semiconductor device to replace DRAM and flash memory. However, due to the high dielectric constant of the ferroelectric film, early degradation of the gate insulator originated from the large electrical stress is the main cause of the decrease in reliability of the device. Even the use of a metal-ferroelectric-metal-gate insulating film-semiconductor substrate (MFMIS) structure to alleviate this has a decisive limitation in that the decrease of device density due to an increase of the lateral dimension of the ferroelectric transistor. In this study, to overcome this limitation, a three-dimensional structure-based ferroelectric memory device is proposed, and the effectiveness of these devices was verified through TCAD simulation. Through a series of verification steps for reliable linkage with developed ferroelectric thin film optimized for 3D three-dimensional structure based FeFET, the strength of the MFMIS structure-based three-dimensional structure-based ferroelectric memory was verified.

IoT, processing in memory, neuromorphic device 등에 대한 연구 및 기술에 대한 수요가 증가함에 따라, 반도체 소자 차원에서의 혁신을 이루고자 하는 시도가 계속되고 있다. 대표적 예시로 상변화 메모리, 자기 저항 메모리 등이 있으며, 강유전체 기반의 트랜지스터 또한 DRAM과 플래시 메모리를 대체할 강력한 반도체 소자로 많은 주목을 받고 있다. 그러나 강유전체 특유의 높은 유전 상수는 게이트 절연막의 내구성에 대한 부담은 디바이스의 신뢰성 저하의 주요 원인이며, 이를 완화하기 위한 금속-강유전체-금속-게이트절연막-반도체 기판 (MFMIS) 구조의 활용은 트랜지스터의 면적 증가로 인한 집적도 저하라는 결정적 한계점을 지닌다. 본 연구에서는 이러한 한계를 극복하기 위해 3차원 입체 구조 기반의 강유전체 메모리 소자를 제안하며, 이 소자들의 실효성을 TCAD 시뮬레이션을 통해 검증하였다. 3D 입체 구조 적용에 최적화된 강유전체 박막 개발, 특성 추출 및 시뮬레이션과의 신뢰성 있는 연계를 위한 일련의 검증 단계를 거쳐, MFMIS 구조 기반의 3차원 입체 구조 기반의 강유전체 메모리의 강점을 검증하였다.

서지기타정보

서지기타정보
청구기호 {MEE 22175
형태사항 v, 39 p. : 삽도 ; 30 cm
언어 한국어
일반주기 저자명의 영문표기 : Sang-Ho Lee
지도교수의 한글표기 : 전상훈
지도교수의 영문표기 : Sang-Hun Jeon
부록 수록
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학부,
서지주기 참고문헌 : p. 36-37
주제 강유전체 트랜지스터
MFMIS
3차원 입체 구조
강유전체 메모리
FeFET
MFMIS
3D structure
Ferroelectric memory
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서