The ReRAM-based deep neural network (DNN) accelerator has been in the spotlight as a processing-in-memory (PIM) platform as it efficiently enables vector-matrix multiplication operations in the analog domain. Unfortunately, the resistance variation of the ReRAM cell significantly hinders the inference accuracy in these accelerators. Recent works have attempted to improve the accuracy of the dot product by reducing the number of concurrently activated wordlines. However, this sacrifices parallelism, the main advantage of ReRAM-based dot product machines. This thesis proposes a new technique that improves the accuracy of ReRAM-based dot product operations without reducing the number of concurrently activated wordlines. By optimizing the reference voltage of the ADC, the proposed scheme can obtain accurate digital output from the inaccurate bit-line current. Evaluation results show that the proposed work effectively improves DNN accuracy without sacrificing parallelism.
저항성 메모리 기반 심층신경망 가속기는 아날로그 도메인에서 벡터행렬곱 연산을 효율적으로 가능하게 해 PIM 플랫폼으로 각광받고 있다. 그러나, 저항성 메모리 셀의 저항 산포는 이러한 가속기에서 추론 정확도를 크게 저해한다. 최근 연구에서는 동시에 활성화되는 워드 라인의 수를 줄임으로써 벡터행렬곱 연산의 정확도를 향상시키려고 시도했다. 그러나 이는 저항성 메모리 기반 벡터행렬곱 연산의 주요 장점인 병렬성을 희생시킨다. 본 연구에서는 동시에 활성화되는 워드라인의 수를 줄이지 않고 저항성 메모리 기반의 벡터행렬곱 연산의 정확도를 향상시키는 새로운 기법을 제안한다. 제안된 방식은 ADC의 기준 전압을 최적화함으로써 부정확한 비트 라인 전류로부터 정확한 디지털 출력을 얻을 수 있다. 그 결과 제안된 작업은 병렬 처리를 희생하지 않고 DNN 정확도를 효과적으로 향상시킨다는 것을 보여준다.
