This work presents a Loop Unrolled SAR based Two-Step with Time-domain Backend which has less calibration burden. In proposed A, it achieves fast conversion speed (1GS/s) and low power consumption (1.74mW) by LU(Loop Unrolled)-SAR based Time-domain interpolating Flash. In case of conventional LU-SAR ADC and Flash ADC, offset calibration for mismatch error should be included. However, proposed A employs a single Voltage-to-Time converter(VTC) by employing pseudo LU-SAR in coarse stage and proposed time-domain interpolating Flash. Consequently, it eliminates need for offset calibration by utilizing a single VTC in proposed A architecture. In proposed B, it employs LU-SAR based backend Vernier time-domain Flash ADC. By replica structure between VTC and Vernier TDC(Time-domain converter), it reduce the calibration burden of offset mismatch and range alignment between voltage-domain and time-domain.
본 논문은 최소한의 보정 기법 부담을 갖는 루프-언롤드 축차 비교형 전압 영역 아날로그-디지털 변환기와 시간 영역 변환기를 사용하는 하이브리드 아날로그-디지털 변환기 구조에 관한 연구이다. 첫번째 설계로는, 루프-언롤드 축차 비교를 기반으로 하여 시간영역 인터폴레이션 플래쉬 아날로그-디지털 변환기를 백앤드로 사용한 구조로 높은 속도와 낮은 전력소모를 달성하였다. 기존의 루프-언롤드 축차 비교형 아날로그-디지털 변환기나 플래쉬 구조의 아날로그-디지털 변환기는 오프셋 보정 기법을 수반한다. 본 논문은 첫 단의 의사-루프-언롤드 축차 비교형 아날로그-디지털 변환기의 사용과 둘째 단에서의 제안된 시간영역 인터폴레이팅 플래쉬의 사용을 통해 하나의 시간-전압 변환기만을 기용하였다. 결과적으로, 하나의 전압-시간 변환기를 사용함으로써 오프셋 보정 기법을 필요성을 제거하였다. 두번째 설계에서는, 루프-언롤드 축차 비교를 기반으로 하여 백앤드 버니어 시간영역 아날로그-디지털 변환기를 사용한 구조를 사용하였다. 두번째 설계의 경우에는 전압-시간 변환기와 버니어 시간영역 아날로그-디지털 변환기 사이의 복제 구조를 통해 오프셋 보정 기법 뿐만 아니라, 시간영역과 전압영역 사이의 정렬에 대한 부담을 줄였다.
