서지주요정보
CPU-FPGA 이기종 시스템에서의 머신 러닝 기반 인덱스 학습 가속에 관한 연구 = Acceleration of learned index training on a heterogeneous CPU-FPGA system
서명 / 저자 CPU-FPGA 이기종 시스템에서의 머신 러닝 기반 인덱스 학습 가속에 관한 연구 = Acceleration of learned index training on a heterogeneous CPU-FPGA system / 김민수.
발행사항 [대전 : 한국과학기술원, 2023].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8040826

소장위치/청구기호

학술문화관(도서관)2층 학위논문

MCS 23011

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

Learned Index techniques show faster lookup speed compared to traditional index structures such as B-trees. For the learned index model training, CPU needs to perform linear algebraic operations like QR decomposition. In the learned index where keys can be inserted and deleted, the models must be retrained periodically to deal with newly inserted keys. However, in the CPU-based learned index, bottlenecks occur due to problems such as share of CPU resources and inefficiency of model training in the CPU. In this thesis, I propose a matrix decomposition based on matrix memoization and a new model training algorithm to solve this problem. Also, I propose a model training hardware accelerator based on heterogeneous CPU-FPGA system, propose a template architecture using design space exploration, and accelerate learned index.

머신 러닝 기반 인덱스는 B-트리와 같은 기존 인덱스보다 더 빠른 검색 속도를 보인다. CPU는 머신 러닝 기반 인덱스의 모델 훈련을 위해 QR 분해와 같은 선형 대수 연산을 수행한다. 또한 키의 삽입과 제거가 가능한 머신 러닝 기반 인덱스에서는 새로 삽입된 키를 처리하기 위해 주기적으로 모델을 다시 학습되어야 한다. 하지만, CPU 기반의 머신 러닝 기반 인덱스에서는 CPU 자원의 분배, 학습의 비효율성 등의 문제로 병목이 발생한다. 본 논문에서는 이 문제를 해결하기 위해 행렬의 메모이제이션을 기반으로 한 행렬 분해와 이를 활용한 새로운 모델 학습 알고리즘을 제안한다. 또한 CPU-FPGA 이기종 시스템을 기반으로 하는 모델 학습 하드웨어 가속기와 디자인 공간 탐색을 활용한 템플릿 아키텍처를 제안하여 머신 러닝 기반 인덱스를 가속하였다.

서지기타정보

서지기타정보
청구기호 {MCS 23011
형태사항 iv, 31 p. : 삽도 ; 30 cm
언어 한국어
일반주기 저자명의 영문표기 : Min-Su Kim
지도교수의 한글표기 : 박종세
지도교수의 영문표기 : Jongse Park
학위논문 학위논문(석사) - 한국과학기술원 : 전산학부,
서지주기 참고문헌 : p. 28-29
주제 머신 러닝 기반 인덱스
QR 분해
하드웨어 가속기
CPU-FPGA 이기종 시스템
learned index
QR decomposition
hardware accelerator
heterogeneous CPU-FPGA system
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서