NAND flash memory is becoming smaller and denser to have a larger storage capacity as technologies related to fine processes are developed. As a side effect of high-density integration, the memory can be vulnerable to circuit-level noise such as random telegraph noise, decreasing the reliability of the memory. Therefore, low-density parity-check code that provides multiple decoding modes is adopted in the NAND flash memory systems to improve error tolerance of flash memory. The error correcting capability of soft-decision decoding is powerful but it increases read latency because it requires multiple sensing and iterative decoding. In this thesis, we propose two error management schemes to reduce the read latency of NAND flash memory. First, we propose a dynamic error recovery flow (ERF) scheme using machine learning (ML). Unlike conventional static ERF which applies decoding modes sequentially, dynamic ERF predicts an optimal decoding mode guaranteeing successful decoding and minimum read latency and applies it directly to reduce read latency.
Due to process variation incurred in memory manufacturing, memory characteristics are different by chips and it becomes difficult to apply a trained prediction model to different chips. Therefore, we consider ERF prediction based on meta learning to deal with varying input and output relationships by chips due to process variation. Meta learning method reuse knowledge learned from source tasks to fastly adapt the model to perform its task without any loss of performance in different chips. Next, we consider an adaptive quantization scheme for triple-level cell flash memory that adjusts soft sensing reference voltages depending on the memory channel state. Adaptive quantization of soft sensing can maximize the mutual information between the programmed state and log-likelihood ratio information for decoding. The error correcting performance can be enhanced considerably so that decoding time decreases. Numerical results validate the advantages of the proposed methods with high prediction accuracy in multiple chips.
NAND 플래시 메모리는 미세공정 기술이 발전함에 따라 저장용량을 증대하기 위해 점점 고집적화되고 있다. 이에 따른 부작용으로 메모리는 회로 수준의 잡음에 취약해져 메모리의 신뢰성이 열화된다. 따라서 NAND 플래시 메모리의 오류 허용도를 향상하기 위해 높은 오류 정정 능력을 가지는 low-density parity-check(LDPC) 코드가 이용된다. 그러나 LDPC 코드의 연판정 복호는 다수의 센싱과 반복적인 복호 과정이 필요하기 때문에 읽기 지연 시간이 크게 증가한다.
본 논문에서는 NAND 플래시 메모리의 읽기 지연 시간을 줄이기 위한 두 가지 오류 관리 체계를 제안한다. 먼저, 기계 학습을 이용한 동적 오류 복구 흐름(ERF) 체계를 제안한다. 복호 모드를 순차적으로 적용하는 기존의 정적 ERF와 달리 동적 ERF는 성공적인 복호와 최소 읽기 대기 시간을 보장하는 최적의 복호 모드를 예측하고 이를 바로 적용해 읽기 지연 시간을 단축한다. 그러나 메모리 제조 과정에서 발생하는 공정 변동으로 인해 메모리 특성이 칩별로 다르기 때문에 훈련된 예측 모델을 다른 칩에 적용하기가 어려워진다. 따라서 프로세스 변동으로 인해 칩별로 다른 입력 및 출력 관계에 대응하기 위해 메타 학습 기반 ERF 예측 모델을 제안한다. 다음으로, 메모리 상태에 따라 연판정 센싱 기준 전압을 조정하는 적응형 양자화 체계를 제안한다. 적응형 양자화 체계는 셀에 저장된 데이터 심볼과 연판정 센싱 정보 사이의 상호 정보를 최대화함으로써 복호 성능을 크게 향상하고 복호에 소요되는 시간을 줄일 수 있다. 전산 실험 결과를 통해 제안된 방법들을 이용하여 읽기 지연시간을 크게 감소할 수 있음을 검증한다.
