Racetrack memory (RTM) has been a promising candidate for the next-generation non-volatile spintronics memory device. High memory capacity and cost-effectiveness have shown the possibility of replacing hard disk drive and flash memory which are still used as primary memory storage media. However, due to the nature of memory operation through movement between writing and reading processes, there is a characteristic that faultless writing and reading are possible only when highly accurate shift operation is supported. In addition, the non-uniform surface and edge roughness of the nanowire during the process integration make RTM vulnerable to write failure and read failure. These characteristics cause a great deterioration in the reliability of RTM, placing great limitations on their commercialization. This thesis deals with the BL memory, which was proposed to solve the shortcomings of these RTM by structurally improving the degradation due to non-uniform surface conditions. The effect on the entire device area of BL memory was reflected through iterative calculations of SPICE-micromagnetics simulations, and the performance of the bit cell was estimated through Monte Carlo simulations at room temperature.
레이스트랙 메모리(Racetrack Memory: RTM)의 높은 가격 경쟁력과 고밀도의 메모리 저장 가능성은 하드 디스크 드라이브와 플래시 메모리의 대체 가능성 또한 보여주었다. RTM의 동작 특성상 쓰기와 읽기 과정 사이에 정확한 이동 동작이 수행되는 것이 핵심인데 불균일한 표면과 가장자리 거칠기로 인해 RTM의 이동 동작이 정확하지 않게 되고 쓰기와 읽기 실패에 취약하게 되는 문제점이 존재한다. 이것이 RTM의 신뢰성에 큰 악화를 일으키면서 상용화 가능성에 큰 제약을 가하고 있다. 따라서 본 논문에서는 이러한 RTM의 단점을 개선하여 공정 과정 상에서 나타나는 불균일 표면상태로 인한 이동 동작특성이 구조적으로 개선된 블로흐 라인 메모리를 다루었다. SPICE-미소자기 전산모사의 반복적 계산을 통하여 전체 소자 영역의 영향을 반영하고 상온에서 몬테 카를로 시뮬레이션을 통해 비트 셀의 성능을 확인하였다.
