Recently, the demand of the low power high resolution ADC (Analog Digital Converter) for sensor or audio application has been increasing. These days, for such low power and high-resolution ADC, DSM (Delta Sigma Modulator) has become popular architecture and various technique to improve the performance for DSM has been introduced. In this research, by using that techniques, SAR-Assisted continuous-time 1-0 multi stage noise shaping (MASH) DSM utilizing digital noise coupling (DNC) is proposed. M-0 MASH which is also called as Leslie-Singh structure can increase effective resolution due to its structure advantage without increasing actual DSM loop resolution and it leads to the reduction of the quantization noise. Unlike the normal MASH structure, M-0 MASH cannot obtain additional noise shaping order. However, if DNC is employed to DSM, additional noise shaping order can be obtained without increasing DSM loop filter order. Therefore, in this research, the proposed architecture is designed to achieve high signal-to-distortion and noise ratio (SNDR) while minimizing power consumption by utilizing M-0 MASH and DNC structure. This work was implemented in a 28nm CMOS technology and its core layout occupies 0.24mm2. In 25kHz bandwidth with an oversampling ratio (OSR) of 256, this work could achieve 98.8dB SNDR with 202.8μW power consumption and it leads to 179.7dB Schreier figure of merit (FoM) which is competitive compared with other similar bandwidth works.
센서 및 오디오 어플리케이션 응용을 위한 저전력 고해상도 아날로그-디지털 데이터 변환기 수요가 계속해서 증가해 오고 있다. 근래엔 그러한 저전력 고해상도 데이터 변환기를 위해 델타-시그마 변조기 구조가 활발하게 사용되고 있으며, 이를 활용해 성능을 극대화하기 위한 여러가지 기법들이 소개되어 왔다. 본 연구에서는 그러한 기법들을 활용해 디지털 잡음 결합을 이용한 축자 비교형 활용 연속시간 1-0 다단 잡음 정형 델타 시그마 변조기를 제안하였다. Leslie-Singh 구조라고도 불리는 M-0 다단 잡음 정형 구조는 델타-시그마 피드백 루프의 실제적인 해상도를 증가시키지 않고도 구조적인 이점을 활용해 전체적인 출력 해상도를 증가시킬 수 있는 효과가 있으며 이는 곧 양자화 잡음 감소로 이어지게 된다. 일반적인 다단 잡음 정형 구조와는 다르게 M-0 다단 잡음 정형 구조로는 추가적인 잡음 정형 차수를 얻을 수 없다. 그러나, 디지털 잡음 결합을 델타-시그마 변조기에 적용시키게 되면 델타-시그마 루프 필터 차수를 증가시키지 않고도 추가적인 잡음 정형 차수를 얻을 수 있다. 따라서, 본 연구에서는 M-0 다단 잡음 정형과 디지털 잡음 결합을 활용해 전력 소모를 최소화하며 높은 성능의 SNDR 얻을 수 있도록 하였다. 본 연구는 28nm CMOS 공정을 이용하여 설계되었으며 0.24mm2의 코어 레이아웃 면적을 차지한다. 25kHz 대역폭에 대한 256 오버샘플링율 상황에서, 202.8μW의 전력 소모로 98.8dB의 SNDR 얻을 수 있었다. 이를 통해 계산한 Schreier figure of merit (FoM)는 179.7dB이며 이는 다른 비슷한 대역폭 데이터 변환기 설계와 비교했을 때 경쟁력 있는 결과라는 것을 알 수 있다.
