Due to the recent development of the 4th Industrial Revolution, the demand for memory semiconductors is rapidly increasing. In the case of flash memory, continuous bit capacity scaling could be achieved with a paradigm shift in the structure from a two-dimensional planar structure to a three-dimensional stack. However, there must be structural innovation for continuous integration, such as the problem of interconnection with peripheral circuits due to continuous stacking and the problem of deterioration of peripheral circuit performance during the process. To resolve this, this thesis newly proposes a peri-on-cell structure in which a peripheral circuit is placed on a memory cell and implements a device used in a charge pumping circuit in the peripheral circuit with a monolithic 3D integrated structure. Peri-on-cell memory with monolithic 3D integrated structure is expected to bring great innovation in terms of input/output speed and bit integration compared to existing memory structure. However, to form a peripheral circuit over the cell array, high temperature heat treatment is crucially required. Therefore, in this thesis, the top tier device was selectively heated using a green laser. MOSFET gate stack was designed to endure laser annealing process using a recrystallized polysilicon gate and an atomic layer deposition silicon oxide film. A device fabricated by green laser has improved electrical characteristics compared to RTA process, and this is because the pn junction characteristics are improved due to the laser nanosecond annealing method. In addition, a high voltage generator circuit which is suitable for the peri-on-cell structure of the monolithic 3D structure was designed. Due to applying the mesa-isolation method and the gate-drain-body junction diode structure, body-effect of the MOSFET and pn junction breakdown were suppressed by applying proper body bias at each stage. Finally, with applying the MOSFET device characteristic to the charge pumping circuit simulation, the voltage required for the currently commercialized flash memory could be achieved.
최근 4차 산업의 발달로 인해 메모리 반도체의 수요는 급증하고 있다. 플래시 메모리의 경우, 이차원 평면 구조에서 3차원 적층으로의 구조의 패러다임 변화로 지속적인 저장 용량 집적화를 달성할 수 있었다. 그러나 지속된 적층에 따른 주변 회로와의 인터커넥션 문제, 공정 과정 중의 주변 회로 성능 저하 문제 등, 지속된 집적화를 위해서는 구조의 혁신이 있어야 한다. 본 논문에서는 이를 해결하기 위해 메모리 셀 위에 주변회로가 올라가 있는 페리-온-셀 구조를 새롭게 제안하며, 주변회로 내 전하 펌핑 회로에 사용되는 소자를 모노리식 3D 집적 구조로 구현하고자 한다. 모노리식 3D 집적 구조의 페리-온-셀 메모리는 기존 메모리 구조 대비 입출력 속도, 비트 집적도 면에서 큰 혁신을 가져올 것이라 예상된다. 그러나, 상부에 주변 회로를 형성하기 위해서는 높은 온도의 열 처리가 필요하다. 이에 본 논문에서는 그린 레이저를 이용하여, 상부를 선택적으로 가열하여 소자를 형성하였다. 재결정화 된 폴리실리콘 게이트 및 원자층 증착 방식의 산화실리콘막을 사용하여, 레이저 열 처리 과정에서도 소자가 형성될 수 있도록 설계하였다. 레이저를 이용하여 형성한 소자의 경우, 기존 열 처리 공정을 도입한 소자 대비 전기적 특성이 향상되었으며, 이는 레이저의 나노초 어닐링 방식으로 인해 pn 접합 특성이 좋아진 것에 기인한다. 또한 모노리식 3D 구조의 페리-온-셀 구조에 적합한 고 전압 회로를 설계하였다. 메사-격리 방법 및 게이트-드레인-바디 접합 다이오드 구조를 적용한 결과, pn접합의 항복 현상 및 바디-효과가 억제되는 것을 시뮬레이션으로 확인하였다. 이에 본 소자를 전하 펌핑 회로 시뮬레이션에 적용한 결과, 현재 상용화 된 플래시 메모리에 필요한 전압을 증폭시킬 수 있었다.
