서지주요정보
Prediction of optimal parameters of semiconductor process by double CVAE model = Double c-VAE model을 통한 semiconductor process target ouput input parameter 예측
서명 / 저자 Prediction of optimal parameters of semiconductor process by double CVAE model = Double c-VAE model을 통한 semiconductor process target ouput input parameter 예측 / In Uk Son.
발행사항 [대전 : 한국과학기술원, 2023].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8040722

소장위치/청구기호

학술문화관(도서관)2층 학위논문

MEE 23015

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

This paper deals with the prediction of optimal parameters between linked processes by applying a deep learning CVAE model to the current semiconductor development system. In the process of semiconductor development, which requires a lot of time and money for one experiment, we learned the relationship between the target specification and the experimental input value to satisfy the specification with CVAE model to predict the optimal experimental variable input value and result value in advance. Experiments were conducted on predicting the optimal target value for each unit process of the spacer process to generate a uniform pattern and process optimization to satisfy the etching amount according to the process progress time of different materials. Finally, in order to reduce the measurement waiting and measurement time that take a long time in the semiconductor production process, the accuracy was improved by predicting the measurement value with the CVAE model through related parameters without actual measurement. The optimal input value was predicted by applying it to the actual mass production data of DRAM and testing the efficient model configuration according to the dimension of the experimental input value and target specification. A model that predicts experimental results for multiple experimental variables, a model that predicts experimental input variables to satisfy multiple experimental target results, and two CVAEs are configured to improve the target function of the two models at the same time, and an architecture for performance improvement was also experimented.

이 논문은 현재 반도체 개발 시스템에 딥러닝 CVAE 모델을 적용하여 연계 공정간 최적 파라미터 예측을 다루었다. 한 번의 실험에 많은 시간과 비용이 소모되는 반도체 개발 과정에서 목표 규격과 그 규격을 만족하기 위한 실험 입력 값의 관계를 CVAE 모델로 학습하여 최적 실험 변수 입력 값, 결과값을 미리 예측하고자 했다. 균일한 패턴을 생성하기 위한 Spacer 공정의 단위 공정별 최적 목표값 예측과 이종 물질의 공정 진행 시간에 따른 식각량을 만족하기 위한 공정 최적화에 대한 실험을 진행했다. 마지막으로 반도체 생산 과정에서 오랜 시간을 소요하는 계측 대기와 측정 소요시간을 감소하기 위해 실제로 계측하지 않고도 연관된 매개 변수를 통해 계측값을 CVAE 모델로 예측하여 정확도를 높이고자 하였다. DRAM의 실제 양산 Data에 적용해보고 실험 입력 값과 목표 규격의 차원에 따른 효율적인 모델 구성을 실험하여 최적 입력 값을 예측하였다. 복수의 실험 변수들에 대해서 실험결과를 미리 예측하는 모델과 복수의 실험 목표 결과값을 만족하기 위한 실험 입력 변수들을 예측하는 모델, 두개의 CVAE를 구성하여 두 모델의 목표함수를 동시에 개선하고자였고 성능 개선을 위한 Architecture도 실험하였다.

서지기타정보

서지기타정보
청구기호 {MEE 23015
형태사항 iii, 26 p. : 삽도 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 손인욱
지도교수의 영문표기 : Youngchul Sung
지도교수의 한글표기 : 성영철
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학부,
서지주기 Including References
주제 Deep learning
Process optimization
Semiconductor process
Semiconductor fabrication process
딥 러닝
공정 최적화
반도체 공정 개발
반도체 공정 최적화
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서