In this paper, we propose a method for estimating wafer dicing quality in a stealth dicing process based on a deep neural network model. Existing methods of verifying process quality based on experiments and measurements consume enormous amounts of time and material resources, but in this study, a deep neural network-based regression model was applied to estimate process quality as a method to eliminate this. With a trained model, the dicing quality corresponding to the process parameter combination of the stealth dicing can be fast and accurately estimated without performing process experiments. Data for model training was generated through process experiments, and errors were minimized by using non-patterned silicon prime wafers for process experiments. The estimation performance was verified by comparing the estimation results of the trained optimal model with the actual process experiment
results, and a significant level of time reduction effect and estimation accuracy were confirmed. Finally, the proposed method was applied to a full processed DRAM wafer where all manufacturing processes were completed, and the estimation performance was verified to verify its validity.
본 논문에서는 심층 신경망 모델을 기반으로 스텔스 다이싱 공정의 웨이퍼 다이싱 품질 예측 방법을 제안한다. 실험과 계측을 바탕으로 공정 품질을 검증하는 종래의 방법은 막대한 시간과 물질적 자원이 소모되며, 본 연구는 이를 제거하기 위한 방법으로 공정 품질 예측에 심층 신경망 기반의 회귀 모델을 적용하였다. 충분히 훈련된 모델을 통해 공정 실험을 수행하지 않고도 스텔스 다이싱 공정의 파라미터 조합에 상응하는 다이싱 품질을 빠르고 정확하게 예측할 수 있다. 모델의 훈련을 위한 데이터는 공정 실험을 통해 생성하였고 패턴이 없는 실리콘 프라임 웨이퍼를 공정 실험에 이용하여 오차를 최소화하였다. 훈련이 완료된 최적 모델이 예측한 결과를 실제 공정 실험 결과와 비교하여 예측 성능을 검증하였고 상당한 수준의 시간 단축 효과와 예측 정확도를 확인할 수 있었다. 마지막으로 제안한 방법을 모든 팹 (Fabrication) 공정이 완료된 디램 웨이퍼에 적용하였고 예측 성능 검증함으로써 실효성을 입증하였다.
