One of the important specifications in the mobile market has become the pixel resolution of the image sensor, such as the recent Samsung Electronics S23 ULTRA product equipped with a 200 million-pixel resolution image sensor. This is also an important point in marketing. Reducing the pixel pitch is essential to creating high-pixel image sensors while maintaining the limited camera module size. However, since the area of the light receiver, that is, the capacitance of the photodiode, must be maintained as it is despite the decrease in pixel pitch, the photodiode is vertically expanded and the transfer gate structure is recessed. Essential for electron transfer. In addition, as the physical distance between adjacent pixels gets closer due to the decrease in pixel pitch, not only electrical interference between photodiodes but also optical interference of light occurs. To prevent this, a full depth deep trench isolation structure penetrating Si is essential. In this paper, simulation research on the structure of recessed transfer gate and full depth deep trench isolation was conducted. As a result, conditions were derived to minimize the remaining electron while maintaining the value of the saturation electron. By optimizing the recessed transfer gate dimension and depth, it was possible to secure the characteristics of more than 8,000 saturation electrons (FWC) and less than 1 remaining electron.
최근 삼성전자 S23 ULTRA 제품의 경우 2억 화소의 이미지 센서를 탑재하는 것과 같이 모바일 시장에서 중요 스펙 중 하나가 바로 이미지 센서의 화소가 되었다. 이는 실제 카메라의 성능 외에도 마케팅에 있어 하나의 중요한 포인트이기도 하다. 제한된 카메라 모듈 크기를 유지하면서 고화소를 이미지 센서를 만들기 위해 Pixel pitch의 감소는 필수적이다. 하지만 Pixel pitch가 감소함에도 불구하고 빛의 수광부의 면적 즉, Photodiode Capacity는 그대로 유지해야하기 때문에 수직 방향으로 Photodiode가 확장되었으며 Electron Transfer를 위해 Recessed Transfer Gate 구조가 필수적으로 필요하다. 또한, Pixel pitch 감소로 인해 인접 Pixel간 물리적인 거리가 가까워지면서 Photodiode 간 전기적인 간섭 뿐만 아니라, 빛의 광학적 간섭까지 발생하는 상황이다. 이를 방지하기 위해 Si을 관통하는 Full Depth Deep Trench Isolation 구조가 필수적으로 필요하다.
본 논문에서는 Recessed Transfer Gate와 Full Depth Deep Trench Isolation 구조에 대한 Simulation 연구를 진행했다. 그 결과 Saturation electron의 값을 유지하면서 Remain electron을 최소화할 수 있는 조건을 도출하였다. Recessed Transfer Gate Dimension과 Depth 최적화를 통해 Saturation electron (FWC) 8,000개 이상, Remain electron 1개 미만의 특성을 확보할 수 있었다.
