Recently, as the data rate increases rapidly in both wireless and wireline communication systems, exploring ultra-low-jitter and high-frequency clock generators is becoming increasingly important. An injection-locked clock multiplier (ILCM) is one of the clock generator architectures that can achieve excellent jitter performance. However, the conventional ILCM structures cannot have a large multiplication factor (N) since the injection strength of an ILCM decreases as N increases. It is thus difficult to generate high-frequency signals. To solve this problem, in this thesis, we introduce power-gating ILCM (PG-ILCM) that can have a large value of N above 100 or more. Utilizing PG-ILCM, two architectures were proposed, for wireless and wireline applications. First, an LC oscillator based 100 GHz phase-locked loop (PLL) was proposed for wireless communication, especially beyond 5G systems. Second, a ring oscillator based 8 GHz ILCM was proposed for wireline communication, especially for area-efficient SoC. Both architectures achieved excellent performance with RMS jitter of under 100 fs.
최근 유무선 통신 시스템에서 데이터 전송속도가 기하급수적으로 높아지며 뛰어난 지터 성능과 매우 높은 출력 주파수를 갖는 클락 제너레이터 개발의 필요성이 점점 커지고 있다. 그러한 수요에 맞춰 가장 뛰어난 지터 성능을 달성할 수 있는 클락 제너레이터 구조 중 하나로 injection-locked clock multiplier (ILCM)이 있다. 하지만, 기존 ILCM 구조는 주파수 체배수 (N)가 작아 높은 주파수를 생성하기 어렵다. 이를 해결하기 위해 본 논문에서는 100 이상의 높은 N값을 가질 수 있는 power-gating ILCM (PG-ILCM)을 사용한 두 가지 구조를 보여준다. 먼저 무선통신, 특히 beyond 5G 통신을 타겟으로 한 LC 오실레이터 기반의 100 GHz phase-locked loop (PLL) 구조가 제안되었다. 그 다음 SoC의 면적 효율을 높이기 위한 연구로서 링 오실레이터를 기반으로 한 8 GHz ILCM 구조가 제안되었다.
