Using computing-in-memory (CIM) with a synaptic array architecture, brain-inspired neuromorphic systems have been investigated extensively as potential solutions to the von Neumann bottleneck. Charge trap flash (CTF) memory is an attractive option for usage in synaptic devices. Using its stable wide memory window, high on/off ratio, remarkable retention properties, and mature device technology, the utility of CTF memory as a synapse has been demonstrated previously. To accomplish CIM for artificial neural network inference, which entails recurring multiply-accumulate (MAC) operations at the edge, CTF memory must undergo more study concerning device features and array designs. Because the charge tunneling process of CTF memory demands long-duration and high-amplitude voltage pulses, it presently requires a high operating voltage of 20 V and a slow speed of 10-3 s. In addition, incremental step pulse programming (ISPP) is a general programming method that can be used to generate multilevel cell (MLC) CTF memory with tight threshold voltage (VTH) distributions. Idealistically, the ISPP slope, which represents program efficiency, approaches 1 in a linear fashion. Nevertheless, the slope of the ISPP is normally nonlinear and less than 1, which is a fatal characteristic for high-performance MLC programming and reliability.
Various high-performance CTF memory techniques with a functional blocking layer (BL) have been developed to address the limitations of CTF memories. BLs with a larger k value are required to improve the device characteristics of MLC CTF memory and to maintain scalability. Lately, both ferroelectric (FE)/dielectric (DE) and antiferroelectric (AFE)/DE BLs based on HfO$_2$ have been presented. The band structure of HfO$_2$-based (A)FE is almost identical to that of HfO$_2$ DE, and the capacitance rises with FE polarization switching. On the other hand, the existence of remanent polarization (Pr) is unfavorable to the reliability and performance of CTF memory. Furthermore, given that the capacitance improvement of the (A)FE/DE BL owing to (A)FE polarization switching is always less than that of the component DE layer, a BL with stronger capacitance enhancement characteristics is needed to further improve memory performance.
The introduction of the negative capacitance (NC) effect to CTF memory is an undeveloped category of CTF memory. The NC effect can result in differential amplification of the local potential and an increase in capacitance for the overall system, relative to its component layers. This aspect of the NC effect has the ability to overcome the physical limitations of the performance of electronic devices. The NC state for FE materials corresponds to an energetically unstable condition in comparison to the polar state, according to the Landau-Ginzburg-Devonshire (LGD) model. In light of the fact that FE domain formation and a corresponding multi-domain system are very probable under most cases, sustaining the NC state is exceedingly difficult. It has been suggested that the NC state of the FE layer in the FE/DE bilayer system can be stabilized by suppression of spontaneous polarization in the FE layer, which is related to the electrostatic interaction between the FE and DE layers. Nevertheless, the majority of the NC effect has only been reported in perovskite-structured epitaxial-FE/DE bilayers. These materials are incompatible with CMOS technology, even when the FE/DE bilayer is exploited as a supercapacitor layer. The (A)FE materials must be grown on a polycrystalline or amorphous TiN/Si substrate in order to be CMOS-compatible.
To stabilize and utilize the NC effect, we formed a Hf0.25Zr0.75O2 (HZO) film of homogeneously aligned ferroelectric phase, such as a single-domain, with reversible domain switching (reversible single-domain ferroelectric, RSFE) in this study. We gave considerable consideration to the process of domain formation, a basic property of the HfO$_2$ FE material. Without processes or extra layers, CMOS-compatible RSFE-HZO films were grown on TiN/Si substrates by applying forming gas high-pressure post-deposition annealing (FG-HPPDA) to the HZO film. FG-HPPDA produces a homogeneously aligned domain phase and reversible domain switching by means of a strain gradient-induced internal field and chemically-induced surface polarization pinning.
In addition, we developed for the first-time negative capacitance-charge trap flash (NC-CTF) memory by integrating an RSFE and DE heterostructure layer in which the NC effect is stabilized as the BL. In the NC-CTF memory, an ISPP slope of 1.1, which is greater than the physical limit of the CTF memory, was obtained with an 8 V memory window even at a high-speed ISPP operation of 100 ns. This is possible because the NC effect in NC-CTF memory may amplify the internal field delivered to the tunneling layer (TL) (voltage amplification).
In addition, we present a high-density CIM architecture that is noise-immune and energy-efficient by resolving the limitations of conventional CTF memory-based CIMs and leveraging the benefits of NC-CTF memory. CIM computing arrays based on NC-CTF are implemented by source-follower read, which multiplies neural network inputs and weights (VTH), and charge-sharing, which accumulates multiplied values. Image recognition has been successfully achieved utilizing simulations based on experimentation with the fabrication of actual devices.
인간의 뇌를 모방한 뉴로모픽 시스템은 시냅스 어레이 아키텍처와 함께 인메모리 컴퓨팅(computing-in-memory, CIM)을 사용하여 폰 노이만 병목 현상에 대한 유망한 대안으로 광범위하게 연구되고 있다. 특히, 플래시 메모리는 시냅스 소자로 사용하기에 유망한 후보이다. 플래시 메모리의 시냅스로서의 적용 가능성은 안정적인 다중 상태 동작, 높은 온/오프 전류 비율, 탁월한 유지 특성 및 소자 기술의 성숙도를 활용하여 입증되었다. 그러나 플래시 메모리는 에지에서 multiply-accumulate (MAC) 연산을 반복하는 인공 신경망 추론을 위한 CIM를 구현하기 위해 장치 특성 및 어레이 구조에 대한 추가 연구가 필요하다. 플래시 메모리는 전하 터널링 메커니즘으로 인해 고 진폭 (~20 V) 및 느린 전압 (10-3 s)의 동작 펄스가 필요하다. 또한, 임계전압(VTH) 분포가 촘촘한 멀티레벨 셀 (multilevel cell, MLC) 플래시 메모리를 구현하기 위한 범용 프로그래밍 기술인 incremental step pulse programming (ISPP)의 프로그램 효율성을 나타내는 ISPP 기울기는 이상적으로 선형적인 1이 되어야 한다. 하지만 ISPP 기울기는 일반적으로 비 선형적이고 1보다 낮으므로, 이는 고성능 MLC 프로그래밍 및 안정성에 치명적이다.
플래시 메모리의 단점을 극복하기 위해 기능성 블록킹 레이어(BL)를 사용한 다양한 고성능 플래시 메모리 접근 방식이 제안되었다. MLC 플래시 메모리의 디바이스 성능과 지속적인 스케일링을 향상시키기 위해 더 높은 유전율을 가진 BL이 필요하다. 최근에는 HfO$_2$ 기반 강유전체 (ferroelectric, FE)/상유전체 (dielectric, DE) 뿐만 아니라, 반강유전체 (antiferroelectric, AFE)/DE가 BL로 제안되었다. HfO$_2$-(A)FE는 HfO$_2$-DE와 거의 동일한 밴드 구조를 가지며 스위칭 커패시턴스는 분극 스위칭 동안 증가한다. 그러나 잔류 분극(remanent polarization, Pr)의 존재는 플래시 메모리의 성능과 신뢰성을 저하시킨다. 또한, (A)FE 분극 스위칭으로 인한 (A)FE/DE BL 커패시턴스 향상은 필연적으로 구성 DE 층의 커패시턴스 향상보다 작으므로, 메모리 소자를 더욱 향상시키기 위해서는 보다 높은 커패시턴스 향상 특성을 갖는 BL이 필요하다.
플래시 메모리의 미개척 범주는 음의 정전 용량(negative capacitance, NC) 효과가 도입된 플래시 메모리이다. NC 효과는 국부 전위의 증폭 및 구성 레이어 커패시턴스와 비교하여 전체 시스템 커패시턴스의 더 높은 값으로의 증폭으로 이어질 수 있다. NC 효과의 이러한 속성은 성능을 향상시키고 잠재적으로 전자 장치의 물리적 한계를 극복할 수 있다. Landau-Ginzburg-Devonshire (LGD) 모델에 따르면 NC 상태는 FE 재료의 극성 상태에 비해 에너지적으로 불안정한 상태에 해당한다. 결과적으로, FE 도메인 형성 및 해당 다중 도메인 (Multi-domain) 구조가 대부분의 조건에서 매우 일반적이라는 점을 감안할 때 NC 상태를 안정적으로 유지하는 것은 극도로 어렵다. FE/DE 이중층에서, FE 층의 NC 상태는 자발 분극 억제를 통해 안정화될 수 있으며, 이는 FE와 DE 층 사이의 정전기적 결합과 관련되어 있다. 그러나 대부분의 NC 효과는 페로브스카이트 구조의 에피택셜-FE/DE 이중층에서만 관찰되었다. 페로브스카이트 구조의 에피택셜-FE/DE 이중층이 고용량 커패시턴스 층으로 활용되더라도 이러한 재료는 CMOS 기술과 호환되지 않는다. CMOS 기술과 호환이 되려면 다결정 또는 비정질 구조의 TiN/Si 기판에서 재료를 성장시켜야 한다.
본 연구에서, 우리는 HfO$_2$-FE 물질의 도메인 형성 메커니즘을 신중하게 고려하였다. 이를 기반으로 NC 효과를 안정화 및 적용하기 위해 도메인들이 균일하게 정렬되어 단일 도메인처럼 형성되어 있고, 가역적 도메인 스위칭 (reversible single-domain ferroelectric, RSFE)을 하는 Hf0.25Zr0.75O2 (HZO) 박막을 개발했다. CMOS 호환 RSFE-HZO 필름은 HZO 필름에 Forming gas-high pressure post deposition annealing (FG-HPPDA)을 적용하여 추가 층이나 공정 없이 TiN/Si 기판에서 성장되었다. FG-HPPDA는 스트레인 구배에 의해 유도된 임프린트 필드 및 화학적으로 유도된 표면 분극 고정을 통해 균일하게 정렬된 도메인 위상과 가역적 도메인 스위칭을 생성한다.
또한 NC 효과가 안정화된 RSFE 및 DE 이종 구조 레이어를 BL로 도입하여 NC 플래시(Negative Capacitance-CTF) 메모리를 처음으로 시연했다. NC 플래시 메모리에서 NC 효과는 터널링 레이어(TL)에 인가되는 내부 필드를 증폭할 수 있으므로 (전압 증폭 효과), 플래시 메모리의 물리적 한계(이상적으로는 1의 ISPP기울기)를 뛰어넘는 1.1의 ISPP 기울기로, 100ns의 고속 ISPP 동작에서 8V의 메모리 윈도우와 함께 달성되었다. 또한 기존 플래시 메모리 기반 CIM 아키텍처의 단점을 해결하고 NC 플래시 메모리의 장점을 활용하여 에너지 효율적이고 잡음이 없는 고밀도 CIM 아키텍처를 제안했다. NC 플래시 기반 CIM 컴퓨팅 어레이는 신경망 입력 및 가중치를 곱하는 소스 팔로워 (source-follower) 읽기와 곱한 값을 누적하는 전하 공유 (charge-sharing)로 실현된다. 실제 장치의 제작과 함께 실험 기반 시뮬레이션을 사용하여 이미지 인식이 성공적으로 구현되었다.
