서지주요정보
Implementation and performance analysis of a communication card for PC networking = PC network을 위한 통신용 card의 구현및 성능 분석에 관한 연구
서명 / 저자 Implementation and performance analysis of a communication card for PC networking = PC network을 위한 통신용 card의 구현및 성능 분석에 관한 연구 / Jae-Yong Lee.
발행사항 [대전 : 한국과학기술원, 1990].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8001102

소장위치/청구기호

학술문화관(문화관) 보존서고

MEE 9064

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

In this thesis, we investigate the design and implementation of a communication card on PC 386/AT, and analyze its performance for multilink communication. We first consider the hardware and software structure of the communication card. Link and physical level protocols are performed by the X.25 link level controller (LLC). All communication software is processed in the card so that the communication overhead of PC may be reduced. We then analyze the performance of the system in which different bus arbitration strategy is used. Three bus arbitration methods are selected for analysis. They are priority-based arbitration, polling-based arbitration, and random-order arbitration. Mean waiting times of the three methods are nearly equal, and this result has agreed with the "conservation law" in queueing theory. But, the waiting time variance has different value for each method. A polling-based arbitration system with zero switchover time has the smallest variance, and a priority-based system has the largest value due to asymmetrical property. The result has been verified with simulation. Also we consider, by simulation blocking of packets due to the finite capacity of the buffer in the LLC. It has been found that the priority-based arbitration method has the largest blocking probability of the three due to the asynmmetrical nature, and the polling-based system with zero switchover time has the smallest blocking probability. Therefore, we conclude that the polling-based arbitration method with zero switchover time yields the most even service of the three bus arbitration strategies.

본 논문에서는 PC 386/AT를 위한 통신용 card를 구현하고 multilink 통신용 card에 대해서 성능 분석을 하였다. 구현한 통신용 card는 link level과 physical level protocol이 X.25 link level controller에 의해 hardware적으로 처리되며 모든 통신용 protocol이 card내에서 처리가능함에 따라 PC의 통신을 위한 overhead를 줄일 수 있다. 논문의 전반부에서는 구입한 통신용 card의 hardware구조와 software구조에 관하여 간략히 기술하였다. 후반부에서는 여러개의 LLC가 설치된 경우 세가지 bus arbitration 방식에 따른 성능 분석을 보였다. 세 방식에 대한 mean waiting time은 거의 같은 결과를 보여서 queueing 이론의 "conservation law"를 만족했다. 그러나 waiting time variance의 경우는 서로 달라서 switcher time이 0인 polling 방식의 경우가 가장 작았고, station간에 불균형이 큰 priority 방식인 경우가 가장 크게 나타났다. 그리고 LLC내의 finite buffer로 인해 packet을 잃어버릴 확률인 blocking probability를 simulation에 의해 구했는데 variance와 같은 순서로 나타났다. 이상의 분석결과를 비교해 볼 때 switchover time이 0인 polling 방식 system이 가장 고른 service를 받는다는 것을 알 수 있었다. 그러나 실제로 switchover time이 0이 되는 polling system을 꾸미기는 어렵기 때문에 switchover time이 어느 정도 커질 경우는 random-order arbitration 방식이 세가지 방식중에 가장 고른 service를 받게 된다. 또한 M/D/1/2/2 queueing model을 세워서 common memory의 delay를 분석했다.

서지기타정보

서지기타정보
청구기호 {MEE 9064
형태사항 vii, 59 p. : 삽화 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 이재용
지도교수의 영문표기 : D.Y. Ryu
지도교수의 한글표기 : 유두영
학위논문 학위논문(석사) - 한국과학기술원 : 전기및전자공학과,
서지주기 Reference : p. 55-58
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서