This paper presents an analog accelerator in-memory (AiM) architecture named MAC-DO which is compatible with modern DRAM technology. Compared to previous analog accelerators, MAC-DO has four key benefits. First, MAC-DO supports multi-bit input and weight precision for multiply-accumulate (MAC) operations. Secondly, MAC-DO is compatible with current 1T1C DRAM technology without any modifications of a DRAM cell and array. Third, MAC-DO makes all DRAM cells participate in MAC computations without idle cells during a MAC operation cycle by using output stationary mapping, which leads to the improvement of throughput and energy efficiency. Fourth, MAC-DO uses charge stored in capacitors to compute MAC operations instead of current, and it improves the linearity of MAC operations.
이 논문은 최신 디램 공정과 호환 되는, 아날로그 연산 기반의 인메모리 가속기 아키텍쳐를 다룬다. 기존의 아날로그 가속기들과 비교하여 이 논문은 다음과 같은 4가지 이점을 갖는다. 첫 째, 다중 비트의 입력 및 가중치에 대하여 곱셈 및 덧셈 연산을 수행할 수 있다. 둘 째, 1T1C 디램 셀 및 어레이의 변형 없이 최신 디램 공정을 그대로 적용할 수 있다. 셋 째, 아웃풋 스테이셔너리를 이용해, 한 연산 주기 안에서 모든 디램 셀들이 곱셈 및 덧셈 연산을 수행할 수 있다. 이로 인해, 기존 가속기들과 비교하여 연산량 및 에너지 효율성이 향상된다. 넷 째, 곱셈 및 덧셈 연산을 트랜지스터의 전류가 아닌, 캐패시터에 저장되어 있는 전하를 이용하기 때문에 곱셈 및 덧셈 연산 결과의 선형성이 향상된다.
