서지주요정보
(A) study on performance and stability of polysilicon thin-film transistors using ECR plasma thermal oxide as gate insulator = ECR 플라즈마 열 산화막을 게이트 절연막으로 사용하는 다결정실리콘 박막 트랜지스터의 성능및 안정성에 관한 연구
서명 / 저자 (A) study on performance and stability of polysilicon thin-film transistors using ECR plasma thermal oxide as gate insulator = ECR 플라즈마 열 산화막을 게이트 절연막으로 사용하는 다결정실리콘 박막 트랜지스터의 성능및 안정성에 관한 연구 / Jung-Yeal Lee.
저자명 Lee, Jung-Yeal ; 이정렬
발행사항 [대전 : 한국과학기술원, 1995].
Online Access 제한공개(로그인 후 원문보기 가능)원문

소장정보

등록번호

8005945

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 95045

SMS전송

도서상태

이용가능

대출가능

반납예정일

초록정보

High quality active polysilicon film and clean oxide/poly-Si interface are the key factors for realizing high-performance low-temperature poly-Si TFT's. Although the characteristics of poly-Si film have been improved satisfactorily, and certainly well established, it is not easy to find a low-temperature gate dielectric film which has good bulk and interface properties. The electron cyclotron resonance (ECR) plasma thermal oxidation method has been investigated to grow a high quality oxide film at low-temperature. We have systematically investigated the properties of ECR plasma thermal oxide and the effects of ECR plasma thermal oxidation on the performance and stability of poly-Si TFT's. The growth characteristics of ECR plasma thermal oxide was investigated varying several process parameters such as substrate temperature, microwave power, and process pressure. It was found that the growth rate of ECR plasma oxide is proportionally dependent on the oxygen plasma density. The plasma density increases with increasing microwave power while it decreases with increasing $O_2$ flow rate within the process pressure ranges from 1mTorr to 4mTorr. The physical constants determined by using Deal-Grove model were significantly high compared with the thermal oxidation. The linear and parabolic rate constants of the ECR plasma oxide grown at 400℃ were found to be -0.14 μm/h and $9.8\times10^{-4}$ μ㎡/h, respectively. The physical, chemical, and electrical characteristics of the oxide grown on crystalline-Si wafer were generally comparable to those of thermal oxide. The oxide exhibited a breakdown field over 8 MV/cm, a fixed oxide charge density ($N_{ff}$) of 7×$10^{10}cm^{-2}$, and a interface state density ($N_{it}$) of 4×$10^{10}cm^{-2}eV^{-1}$. The ECR plasma thermal oxide has been investigated as the gate insulator of low-temperature poly-Si TFT's. The oxide grown on poly-Si film had smooth interface with the poly-Si film, and exhibited better electrical characteristics than thermal oxide and LPCVD oxide. From the optical and electrical measurements of the poly-Si films with ECR plasma oxidation, we found that the ECR plasma oxidation has passivation effect for the dangling bonds in the poly-Si film. As a result, even though not hydrogenated, both the n-channel and p-channel TFT's with ECR plasma gate oxide exhibited very high performance characteristics. Also, we found that the oxygen-passivated dangling bonds have better thermal stability than the hydrogen-passivated dangling bonds due to the higher energy of Si-O bond than Si-H. Although the hydrogenated TFT shows high performance characteristics, the large Δ$V_{th}$ for the electrical stress at higher $V_{ds}$ has been the serious problem. The TFT's with ECR plasma gate oxide exhibited very small Δ$V_{th}$ (<0.3V) for the ON-state stress and the difference of Δ$V_{th}$ between the plasma-hydrogenated and as-fabricated TFT's was relatively small. We suggest that both the higher energy of Si-O bond and the smooth gate oxide/poly-Si interface are strongly related to the small Δ$V_{th}$. Our observations for the stress in the saturation region were in analogy to what has been established in MOSFET's. Instability was caused by the hot-carriers. For the stress at $V_{gs}\approx V_{ds}$, increase of OFF current by the electrons trapping into the gate oxide near the drain was found. On the other hand, for the stress at $V_{gs}$<$V_{ds}$, decrease of $I_{OFF}$ as well as degradation of gm was found, which was found to be due to the creation of interface states by the hot-holes and holes trapping into the gate oxide. Using the reoxidation process which has been well-known as the sidewall oxidation in MOSFET fabrication, we could improve the characteristics of TFT's, and decrease the device degradation caused by the hot-carrier stress. The ECR plasma oxidation technology can be successfully applied to the gate insulator of poly-Si TFT's for AM-LCD's since high quality low-temperature oxide as well as in-situ passivation effect for the dangling bonds in the poly-Si film can be achieved simultaneously. Furthermore, very low Δ$V_{th}$ of this device will encourage the application of this technology.

양질의 다결정실리콘 박막 (poly-Si film)과 깨끗한 계면은 고성능 저온 다결정실리콘 박막트랜지스터 (poly-Si TFT)를 구현하기 위한 중요한 요소이다. Poly-Si film 특성은 만족할 정도로 향상되었고, 어느정도 확립되었으나, 우수한 막질과 계면특성을 갖는 저온 게이트 절연막을 찾기란 쉽지 않다. 저온에서 양질의 산화막을 기르기 위하여 electron cyclotron resonance (ECR) 플라즈마 열산화방법을 조사하였다. ECR 플라즈마 열산화막의 특성과 ECR 플라즈마 열산화가 poly-Si TFT의 특성및 안정성에 미치는 영향을 체계적으로 조사하였다. 기판온도, 마이크로파 파워, 공정압력 등과 같은 여러 공정 변수에 대한 ECR 플라즈마 열산화막의 성장 특성을 조사하였다. 그 성장률은 산소 플라즈마 밀도에 비례하여 증가함을 알 수 있었다. 플라즈마 밀도는 마이크로파 파워에 비례하여 증가하고, 1mTorr ~ 4mTorr 공정 압력 범위내에서는 산소유량이 증가함에 따라 감소함을 알았다. Deal-Grove 모델을 이용하여 구한 물리적 상수는 기존의 열산화에 비해 훨씬 컸으며, 400℃ 에서 기른 ECR 플라즈마 열산화막의 선형률 상수와 포물선률 상수는 각각 -0.14 μm/h 와 $9.8\times10^{-4}\mu m^2/h$ 이었다. 단결정실리콘 웨이퍼 위에 기른 산화막의 물리적, 화학적, 전기적 특성들은 전체적으로 열산화막과 비슷하였다. 이 산화막은 8MV/cm 이상의 절연파괴전계와 7×$10^{10}cm^{-2}$의 고정 산화막 전하 밀도 ($N_{ff}$), 그리고 4×$10^{10}cm^{-2}eV^{-1}$의 계면 전하 밀도 ($N_{it}$)를 나타낸다. ECR 플라즈마 열산화막을 저온 poly-Si TFT의 게이트 절연막으로 사용하였다. 이 산화막은 poly-Si film과 평탄한 계면을 갖고 그 전기적 특성은 열산화막과 LPCVD산화막보다 우수하였다. ECR 플라즈마 열산화를 한 poly-Si film의 광학적, 전기적 측정을 통하여 ECR 플라즈마 열산화공정은 poly-Si film내의 dangling bonds에 대한 passivation 효과가 있음을 알 수 있었다. 이러한 이유로, 제작된 n형, p형 poly-Si TFT는 수소화 하지 않았음에도 불구하고 고성능 특성을 보여주었다. 또한, 산소로 passivation된 dangling bonds의 열안정성은 수소로 passivation된 dangling bonds보다 매우 우수한데, 이는 Si-O 결합에너지가 Si-H보다 크기 때문이라 생각한다. 수소화한 poly-Si TFT는 고성능 특성을 보여주고 있지만, 높은 드레인 전압에서의 전기적 스트레스에 대한 큰 문턱전압의 증가 (ΔVth)는 심각한 문제가 되어왔다. ECR 플라즈마 게이트 열 산화막을 갖는 poly-Si TFT는 매우 작은 ΔVth를 보여주었고, 수소화한 poly-Si TFT와 하지 않은 것과의 차이는 비교적 적었다. 평탄한 계면과 큰 Si-O 결합에너지가 기존의 보고들과 다른 현상을 보여주었다고 생각한다. 포화영역에서의 스트레스 후에 관측된 결과는 기존의 MOSFET에서 보고되고 잘 정립된 것과 유사하였으며, hot-carriers 효과에 의한 것 임을 알수 있었다. $V_{ds} \approx V_{ds}$에서의 스트레스에 대해서는 누설전류가 증가함을 알 수 있었고, 이는 드레인 근처의 게이트 산화막에 전자들의 포획에 의한 것 임을 알았다. 반면에, $V_{ds} < V_{ds}$에서의 스트레스에 대해서는 누설전류의 감소와 transconductance의 감소가 관측되었고, 이는 큰 에너지를 갖는 hot-holes에 의한 interface states의 발생과 게이트 산화막에의 정공들의 포획에 의한 것 임을 알수 있었다. MOSFET 공정에서 sidewall 산화로 널리 알려진 재 산화공정을 이용하여 TFT의 특성을 향상 시킬 수 있었고, hot-carriers에 의한 TFT 특성 저하를 줄여줄 수 있음을 알 수 있었다. ECR 플라즈마 열산화 공정으로부터 양질의 저온 산화막과 dangling bonds에 대한 passivation 효과를 동시에 얻을 수 있으므로 이 기술은 AM-LCD's를 위한 poly-Si TFT의 게이트 절연막 형성기술로 응용될 수 있다고 생각하며, 매우 작은 $\DeltaV_{th}$는 이 기술의 응용을 더욱더 고무할 것이라 생각한다.

서지기타정보

서지기타정보
청구기호 {DEE 95045
형태사항 iv, 166 p. : 삽도 ; 26 cm
언어 영어
일반주기 저자명의 한글표기 : 이정렬
지도교수의 영문표기 : Choong-Ki Kim
지도교수의 한글표기 : 김충기
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학과,
서지주기 Includes references
주제 ECR
Plasma Oxide
Low Temperature
Polysilicon
TFT
Stability
플라즈마 산화막
저온
다결정실리콘
박막트랜지스터
안정성
QR CODE qr code