Recently, numerous analog and mixed-signal (AMS) integrated circuits (ICs) for various applications, such as System-on-Chip (SoC) or Internet-of-Things (IoT) are in high demand. However, the AMS IC design process heavily relies on the designer's skill and consumes a lot of time due to repetitive design modification. As the productivity of a new IC design cannot satisfy the increasing demand, closed-loop design automation with layout generation and optimization is required to accelerate the design time. In this study, an analog circuit design automation framework with a device sizing algorithm is proposed. The design loop conducts the required design procedures such as layout generation, parasitic extraction, and simulation. Meanwhile, the optimization algorithm determines the device parameters to satisfy the given target specifications. By combining the optimization algorithm with the design loop, closed-loop design automation without human intervention can be achieved. As circuit simulations are costly and derivatives with respect to input parameters cannot be obtained, constrained Bayesian optimization (CBO) is utilized for the optimization algorithm. As design examples, comparators are designed automatically with minimized power consumption and given target specifications. With this automatically designed comparator, SAR ADC is implemented.
사물인터넷과 같은 다양한 어플리케이션의 구현을 위해 아날로그와 혼성신호 집적회로의 수요가 증가하고 있다. 그러나 아날로그와 혼성신호 집적회로의 설계 과정은 설계자에 능력에 크게 의존하며 반복적인 설계 수정으로 인해 설계 시간이 매우 길다. 이 때문에 집적회로 설계의 생산성이 증가하는 수요를 따라가지 못하고 있다. 따라서 본 연구에서는 집적회로 설계의 생산성 증대를 위해 디바이스 파라미터 결정 알고리즘이 탑재된 자동 설계 프레임워크를 제안한다. 루프 안에서 레이아웃 생성과 시뮬레이션 등의 설계 과정이 수행되고 최적화 알고리즘은 주어진 목표 성능에 맞게 디바이스 파라미터를 결정한다. 이러한 프레임워크를 통해 설계자의 개입이 없는 닫힌 루프 설계 자동화를 구현할 수 있다. 또한 회로 시뮬레이션은 시간이 오래 걸리고 목적 함수에 대한 도함수를 구할 수 없기 때문에 제약조건을 포함한 베이지안 최적화를 알고리즘으로 사용하였다. 이러한 자동 설계 과정을 통해 비교기의 전력소모를 최소화하면서 주어진 목표 성능을 만족할 수 있도록 하였고 자동 생성된 비교기를 사용하여 축차비교형 아날로그-디지털 변환기를 구현하였다.
