This paper proposes a high-speed framed-pulsewidth modulation (FPWM) transceiver that reduces signal loss due to optical fiber dispersion as a method to improve frequency spectrum efficiency in optical communication. An additional 75% of coding gain is obtained through proposed time-domain modulation. It increases the minimum pulsewidth by 1.75 times compared to NRZ, lowering the Nyquist frequency to 4/7. The FPWM signaling not only reduces losses in the metal channel, but also suppresses the penalty due to chromatic dispersion in the optical fiber proportional to the square of bandwidth. Low power and latency modulator and de-modulator are implemented based on successive approximation and weighted sum algorithm each. Measurements under back-to-back condition using an externally modulated laser and avalanche photo diode show that the FPWM signal has 6dB better receiver sensitivity at a bit error rate of 2e-5 than PAM-4 at 26Gbps. FPWM outperforms NRZ by 8dB over 15km of single-mode fiber and PAM-4 by 4dB at 20km of SMF. Thus, proposed IC is possible to send a longer reach compared to the existing method under the same optic conditions. The full chip occupies 2.2x2.0mm2 with bi-directional two lanes and two PLLs. It consumes 262mW per lane from a 0.9V supply. The random jitter of the PLL measured at Tx clock pattern is 265fs, rms. The testchip prototype is fabricated in a 28-nm CMOS process and packaged in a flip-chip chip scale package.
이 논문은 광통신에서 주파수 스펙트럼 효율성을 개선하는 방법으로 광섬유 분산으로 인한 신호 손실을 감소시키는 고속 프레임 펄스 폭 변조 송수신기(FPWM)를 제안한다. 제안한 시간 영역에서의 변조를 통해 75%의 코딩 이득을 추가로 얻는다. 따라서 FPWM은 NRZ에 비해 최소 펄스폭이 1.75배 길고 Nyquist 주파수는 4/7배 낮다. FPWM 신호는 금속 채널에서의 손실을 줄일 뿐만 아니라 대역폭의 제곱에 비례하는 광섬유의 색 분산으로 인한 페널티를 억제한다. 변조기와 복조기는 각각 연속 근사 및 가중 합 알고리즘을 기반으로 저전력 및 지연시간으로 구현된다. 외부 변조 레이저와 애벌랜치 포토 다이오드를 사용한 26Gbps 백투백 조건에서 FPWM 신호가 PAM-4보다 비트 오류율 2e-5 기분에서 6dB 더 나은 수신감도를 가지고 있다. FPWM은 단일 모드 광섬유 15km를 통과한 뒤 NRZ보다 8dB, 20km를 통과한 뒤에도 PAM-4보다 4dB 더 우수하다. 따라서 제안한 집적회로는 동일하나 광학 조건에서 기존 방법에 비해 더 먼 거리로 신호를 보낼 수 있다. 전체 칩은 양방향 2개 레인과 2개의 PLL로 2.2x2.0mm2의 면적을 차지 한다. 0.9V 전원에서 레인 당 262mW를 소모한다. 송신기의 클럭 패턴에서 측정한 PLL의 랜덤 지터는 265fs, rms이다. 측정한 프로토타입 칩은 28nm CMOS 공정으로 제작, 플립칩 칩스케일 패키지(FCCSP) 방식으로 포장했다.
