In this study, we deposited TiC films using TiCl4 and TMA as precursors with H2 gas as a reactant gas in ALD chamber and tested WF tunability of TiC films on the SiO2/Silicon substrate. We used the commercial direct plasma enhanced mode ALD(CN1 Atomic Premium) to deposit TiC films, which contain quite few impurities (Al, O, Cl < 5%, from AES) attributed to surface self-limited reaction of ALD. To modulate workfunction of TiC, we deposited that films at 250℃, 400℃, and 500℃ respectively through super-cycle consist of each 4 steps of Ti, C deposition(tTiCl4: 2s / tAr_purge: 6s / tH2: 5s / tAr_purge: 6s / tTMA: 0.5~15s / tAr_purge: 10s / tH2: 10s / tAr_purge: 10s) with 300W RF plasma. After depositing TiC film, 500㎛×500㎛ pattern etch and forming gas annealing at 400℃ 30sec was done. We extracted their workfunction from CV measurement of MOS stack (TiC/SiO2/Si) at 1~100kHz using E4980A precision LCR meter with Agilent B1500. 5.24eV, 4.74eV, and 4.45eV of TiC workfunction could be obtained from samples deposited at 250℃, 400℃, and 500℃ re-spectively and workfunction metal of NMOS, PMOS to gain low VT can be constructed with a TiC film only.
While experimenting on TiC film using ALD, we also deposited and tested Ni films deposited with Ni(dmamb)2 as a precursor and H2, NH3, N2+H2 reactant gases using ALD to build nickel silicide. Using H2 as a reactant gas, precursor exposure time was set 6sec attributed to GPC and Rs saturation and ALD window was formed in range of 210~250℃. Ni films deposited with H2 reactant gas had about 30% carbon impurities as Ni3C phase. To improve purity of Ni film, NH3 and N2+H2 was used as reactant gas due to their high reac-tivity and ,as a result, impurities including C, N, O and a sheet resistance was reduced significantly. ALD Ni/Si substrate samples passed through RTP process(500℃, 30sec) to form nickel silicide, but nickel silicide was not formed due to about 3nm thick interlayer between Ni and silicon substrate. The interlayer was identified as a SiOx from SIMS Analysis due to residual O2 in chamber and RF Plasma damages. Low temperature(230℃) and low plasma power(150W) was applied to initial 50 cycles of Ni deposition recipe to reduce the interlayer and, as a result, 1.5nm thick interlayer was found from TEM images. To remove interlayer completely, 5nm thick sputtered nickel was deposited after substrate had been cleaned with diluted HF until appearing hydrophobic surface and then 15nm thick ALD Ni was deposited on the sputtered Ni. This stacked nickel formed nickel silicide through 500℃, 30sec RTP. Also, nickel deposited on germanium substrate with revised recipe formed nickel germanide through same RTP conditions, confirmed GIXRD.
이 연구에서 우리는 프리커서로 사염화티탄(TiCl4)과 알루미늄 트리메틸(TMA), 반응 가스로 H2를 이용하여 탄화티탄 박막을 증착하였고 실리콘 옥사이드/실리콘 스택 위에서 탄화 티탄의 일함수 변화를 살펴보았다. 우리는 상업에서 사용되는 플라즈마 원자층 증착 장비를 이용하여 탄화 티탄을 증착하였고 이때 증착된 탄화티탄은 5% 미만의 불순물 상대 농도(AES 분석을 통해 Al, C, Cl의 농도가 5% 미만인 것을 확인)를 가진다. 탄화티탄의 일함수를 조절하기 위하여 우리는 티타늄의 프리커서인 사염화티탄과 탄소의 프리커서인 알루미늄 트리메틸의 슈퍼사이클을 통하여 300W의 플라즈마 파워를 이용하여 250℃, 400℃, 500℃에서 탄화티탄을 증착하였다. 탄화티탄을 증착한 뒤에는 500㎛×500㎛의 패턴을 만들고 400℃에서 30초 동안 포밍 가스 어닐을 진행하였다. 우리는 E4980A 모델의 LCR meter와 Agilent사의 B1500을 이용하여 1~100kHz까지의 메탈-옥사이드-반도체 스택의 커패시턴스-전위 관계를 측정하여 그로부터 일함수를 추출하였다. 추출된 250℃, 400℃, 500℃에서 증착한 탄화티탄의 일함수는 각각 5.24eV, 4.74eV, 4.45eV로 탄화티탄 박막 하나만으로 NMOS, PMOS의 소자에 적용하여 작은 문턱 전압을 얻을 수 있다.
또한 우리는 니켈의 유기 전구체인 Bis-Ni와 반응 가스인 H2, NH3, N2+H2를 이용하여 각각 사용하여 니켈을 증착하고 니켈 실리사이드를 형성하기 위한 실험을 진행하였다. H2을 반응 가스로 사용하였을 때 프리커서 반응 시간은 6초에서 증착 속도와 면저항이 포화되었으며 원자층 증착 범위는 210~250℃에서 형성되었다. H2을 반응 가스로 사용한 니켈 박막은 30%정도의 탄소 불순물을 가지고 있는 것을 AES 분석을 통하여 확인하였으며, Ni3C의 상으로 존재하고 있는 것을 XRD분석을 통해 확인하였다. 더 순수한 니켈 박막을 얻기 위해 반응성이 좋은 NH3, N2+H2을 각각 사용하여 니켈을 증착하였고 C, N, O와 같은 불순물의 농도와 면저항이 매우 감소하는 것을 확인하였다. 실리콘 기판 위에 원자층 증착 방법을 통해 증착한 니켈 시편을 RTP 공정을 500℃에서 30초 동안 진행하였으나 3nm정도의 중간층에 의해 니켈 실리사이드가 형성되지 않은 것을 확인할 수 있었다. SIMS 분석을 통하여 중간층이 실리콘 옥사이드임을 확인하였고, 이는 챔버 안에 존재하는 산소와 니켈 박막을 증착할 때 사용하는 플라즈마에 의해 플라즈마 옥시데이션이 진행되어 생기는 것이라고 밝혀졌다. 중간층을 줄이기 위하여 초반 50 사이클 동안 증착 온도를 기존 250℃에서 230℃으로 낮추었으며 플라즈마 파워 또한 기존 300W에서 150W으로 낮추어 니켈 증착을 하였을 때 TEM으로 중간층의 두께를 확인한 결과 1.5nm 정도 되는 것을 확인하였다. 중간층을 확실히 제거하기 위하여 불산을 이용하여 네이티브 실리콘 옥사이드를 제거한 후 5nm정도의 니켈을 스퍼터을 이용하여 증착하고 그 위에 나머지 15nm정도의 니켈을 원자층 증착 방법을 통해 증착하였다. 이렇게 증착한 시편은 기존과 같은 RTP 조건에서 공정을 통해 니켈 실리사이드가 형성되는 것을 확인하였다. 또한 저마늄 기판 위에서 니켈을 위에서 개조한 레시피를 이용하여 증착하였을 때 같은 RTP조건에서 니켈 저마나이드가 형성된 것을 GIXRD을 통하여 확인하였다.
