The lithography process is critical for manufacturing chips.
With the decrease of feature size, computational lithography became very important to keep Moor's law alive.
Various computational lithography techniques such as optical proximity correction (OPC), etch proximity correction (EPC), and source mask optimization (SMO) are being used to enable the lithography process to print sub-wavelength lithography features.
Recently, machine learning is getting popular in computational lithography applications as it provides a runtime and accuracy trade-off.
A key in the accuracy of all computational lithography techniques is the availability of a large amount of diverse layout data, which is difficult to obtain.
In this research, we explore generative adversarial networks (GANs) for generating diverse training layouts and for transforming layouts to another domain.
We propose two layout synthesis methods.
In the first method, we represent a layout pattern with its low-frequency DCT (discrete cosine transform) signals and generate a new pattern by generating new DCT signals.
For generating DCT signals we use a GAN network.
This first method is suitable for applications where a global representation of layout is required.
In this method, a layout is represented using a large number of features, where visualizing the feature space is not possible.
The second method is for selective layout synthesis, suitable for a relatively low-dimensional feature space.
In this method, a layout pattern is divided into a grid and represented by an image parameter set (IPS), consisting of minimum intensity, maximum intensity, and maximum slope of intensity in each grid.
New layout patterns are generated from given IPS values at the center of the pattern.
We also study GANs for predicting process variation band (PVB) in the lithography process.
We propose a GAN-based fast PVB prediction flow for full-chip.
We show experimentally that GANs can be adopted for PVB prediction and related applications such as hotspot detection.
리소그래피 공정은 칩 제조에 매우 중요합니다.
피처 크기가 감소함에 따라 무어의 법칙을 유지하기 위해 컴퓨팅 리소그래피가 중요해졌습니다.
광학 근접 보정 (OPC), 에칭 근접 보정 (EPC) 및 소스 마스크 최적화 (SMO)와 같은 다양한 컴퓨팅 리소그래피 기술들이 리소그래피 프로세스의 서브 파장 리소그래피 피처 출력을 위해 사용되고 있습니다.
최근 머신 러닝은 소요시간과 정확도의 절충안을 훌륭하게 제공하기 때문에 컴퓨팅 리소그래피 애플리케이션에서도 인기를 얻고 있습니다.
모든 컴퓨팅 리소그래피 기술의 정확도는 확보하기 어려운 다량의 다양한 레이아웃 데이터에 의존적입니다.
이 연구에서는 다양한 훈련 레이아웃을 생성하고 레이아웃을 다른 도메인으로 변환하기 위한 생성 적 적대 네트워크 (GAN)을 탐구합니다.
우리는 두 가지 레이아웃 합성 방법을 제안합니다.
첫 번째 방법에서는 저주파 DCT (이산 코사인 변환) 신호로 레이아웃 패턴을 표현하고 새로운 DCT 신호를 생성하여 새로운 패턴을 생성합니다.
DCT 신호를 생성하기 위해 GAN 네트워크를 사용합니다.
이 첫 번째 방법은 레이아웃의 글로벌 표현이 필요한 애플리케이션에 적합합니다.
이 방법에서 레이아웃은 피쳐 공간을 시각화 할 수 없는 많은 피쳐를 사용하여 표현됩니다.
두 번째 방법은 상대적으로 낮은 차원의 특징 공간에 적합한 선택적 레이아웃 합성을 위한 것입니다.
이 방법에서 레이아웃 패턴은 그리드로 분할되고 이미지 매개 변수 세트 (IPS), 각 그리드에서 최소 빛의 세기, 최대 빛의 세기 및 빛 세기의 최대 기울기로 구성됩니다.
패턴 중앙의 주어진 IPS 값에서 새로운 레이아웃 패턴이 생성됩니다.
또한 리소그래피 공정에서 PVB (Process Variation Band)를 예측하기위한 GAN을 연구합니다.
전체 칩에 대한 GAN 기반의 빠른 PVB 예측 흐름을 제안합니다.
우리는 GAN이 PVB 예측 및 핫스팟 감지와 같은 관련 애플리케이션에 채택될 수 있음을 실험적으로 보여줍니다.
