Conventionally, ground was defined as an equipotential point or plane that serves as a reference potential for a circuit and system. However, in high-speed digital systems, it is more appropriate to define ground as a low-impedance path for current to return to its source. With an emergence of recent technologies such as artificial intelligence and virtual reality, the demand for high data bandwidth and data rate digital systems is continually increasing. As the data rate increases, it becomes more challenging to keep ground integrity (GI) of a system. It is tough to maintaining the impedance of a return current path because parasitics of interconnection is seen at a high data rate. Therefore, modeling and analyzing GI of a system is needed. Among many electronic systems, this thesis took a time division multiple access (TDMA) mobile system and a high bandwidth memory (HBM) as systems of interest, where low-frequency GI and high frequency GI are important, respectively. For a TDMA mobile system, ground noise coupling paths from a TDMA power amplifier, which periodically switching at 217 Hz, to a noise-sensitive analog circuit need to be analyzed. Therefore, a ground resistance model which can quantitatively analyze the ground noise coupling paths on PCB and chassis of a mobile phone was proposed. Based on the proposed model, different designs of PCBs were analyzed. The analysis was experimentally verified by correlating the analysis and measured output noise of audio circuits. For HBM, ground noise coupling paths of simultaneously switching outputs (SSOs) need to be analyzed. Therefore, ground impedance models which can quantitatively and qualitatively analyze the ground noise coupling paths on PCB-package-interposer-chip hierarchical power distribution network (PDN) of HBM were proposed. Based on the proposed model, HBM PDNs with different ground configurations were analyzed. The analysis was verified by correlating the frequency domain impedance analysis and time domain eye diagram of SSOs. For evaluation of GI of HBM, a target impedance was proposed. Frequency-domain target ground noise was derived from time-domain undershoot specification of HBM I/O. Based on the proposed target impedance, GI of HBM was evaluated, and the evaluation was verified by showing whether the evaluated PDN satisfied the time-domain undershoot specification.
일반적으로 접지는 회로 및 시스템에 대한 기준 전위 역할을 하는 등전위 점 또는 평면으로 정의되어왔다. 그러나 고속 디지털 시스템에서는 접지를 전류가 소스로 반환되는 낮은 임피던스 경로로 정의하는 것이 더 적절하다. 최근 인공 지능 및 가상 현실과 같은 최신 기술의 출현으로 높은 데이터 대역폭 및 데이터 속도 디지털 시스템에 대한 수요가 지속적으로 증가하고 있는데, 데이터 속도가 증가함에 따라 시스템의 접지 무결성을 유지하는 것이 더 어려워지고 있다. 이는 높은 데이터 속도에서 인터커넥트의 기생 성분이 나타나기 때문에 리턴 전류 경로의 임피던스를 유지하기가 어렵기 때문이다. 본 논문은 많은 전자 시스템 중에서 시분할 다중 접속 모바일 시스템의 저주파 접지 무결성과 고대역폭 메모리의 고주파 접지 무결성에 대한 연구를 진행했다. 시분할 다중 접속 모바일 시스템의 경우 217Hz의 주기로 동작하는 시분할 다중 접속 전력 증폭기에서 잡음에 민감한 오디오 아날로그 회로로의 접지 잡음 결합 경로를 분석할 필요가 있다. 따라서 휴대폰의 PCB와 섀시 상의 접지 잡음 결합 경로를 정량적으로 분석할 수 있는 접지 저항 모델을 제안하였다. 제안한 모델을 기반으로 다양한 PCB 설계를 분석하고, 이를 오디오 회로의 출력 노이즈를 측정하여 실험적으로 검증하였다. 고대역폭 메모리의 경우 동시 스위칭 출력의 접지 노이즈 커플 링 경로를 분석해야 한다. 따라서 고대역폭 메모리의 회로기판-패키지-인터포저-칩의 계층적 전력망 상의 접지 잡음 결합 경로를 정량적, 정성적으로 분석할 수 있는 접지 임피던스 모델을 제안하였다. 제안한 모델을 기반으로 다른 접지 구성을 가지는 고대역폭 전력망의 접지 무결성을 분석하였다. 진행한 분석은 주파수 도메인 임피던스 분석과 시간 도메인 아이 다이어그램을 상호 연관시켜 검증하였다. 또한 고대역폭 메모리의 접지 무결성을 평가하기 위해 타겟 임피던스를 제안하였다. 주파수 영역 타겟 접지 노이즈는 고대역폭 메모리의 출력 회로에 대한 시간 영역 언더슈트 사양에서 유도되었다. 그리고 평가된 전력망이 시간 영역 언더 슈트 사양을 만족하는지 여부를 확인하여 제안한 타겟 임피던스 평가에 대한 유효성을 확인하였다.
