서지주요정보
(A) novel doping technology via the iCVD process for conformal and controlled nanoscale junction of semiconductors = 반도체의 컨포멀 및 나노 스케일 접합을 위한 iCVD 공정 기반의 새로운 도핑 기술
서명 / 저자 (A) novel doping technology via the iCVD process for conformal and controlled nanoscale junction of semiconductors = 반도체의 컨포멀 및 나노 스케일 접합을 위한 iCVD 공정 기반의 새로운 도핑 기술 / Jae Hwan Kim.
발행사항 [대전 : 한국과학기술원, 2021].
Online Access 원문보기 원문인쇄

소장정보

등록번호

8037644

소장위치/청구기호

학술문화관(문화관) 보존서고

DEE 21040

휴대폰 전송

도서상태

이용가능(대출불가)

사유안내

반납예정일

리뷰정보

초록정보

As the semiconductor industry continues to succeed scaling down trend beyond the 7-nm technology node, an ultra-thin body Si in the form of a FinFET would be indispensable to obtain high performance with minimizing the undesirable short channel effects. Ge channel devices are also strongly required due to their high carrier mobility. However, fabricating CMOS ICs by implementing these approaches faces challenges with regards to process integration. Particularly, conventional doping process of ion implantation is limited to provide a conformal doping profile at a high concentration within Si fin arrays. High quality N+/P junction of Ge substrate is also not been achieved by inevitable structural damage of ion implantation process. These problems become a critical issue to result in the degradation of the device performance. In this dissertation, a novel doping technique using initiated CVD process on both Si and Ge substrate is successfully developed, facilitating conformal, wafer-scale, controlled nanoscale, and high quality junction. Dopant-containing polymer film is developed and deposited by the iCVD process. An optimized doping process provides a high doping level over 1 × 10$^{20}$ cm$^{-3}$ with a shallow junction depth. Conformal doping profile is also shown on high-aspect ratio (5:1) and a 40 nm-pitch fin arrays. Integrated with Ge and ultra-thin body Si nMOSFETs fabrication, improvement of electrical characteristics is shown.

반도체 산업에서 7 나노미터 급 이하에서도 여전히 미세화 추세화가 이어짐에 따라, 원치 않는 단채널 효과를 최소화하면서 고성능의 소자를 확보하기위한 초박막 Si 채널을 갖는 FinFET의 사용은 필수적이다. Ge 채널 또한 우수한 이동도를 갖기 때문에, Si 채널을 대체할 채널 물질로 각광받고 있다. 하지만, 이러한 3차원 구조나 Ge 채널을 채택하는 접근 방식들을 적용하여 CMOS IC를 제작하는 것은 집적공정에 있어서 기술적인 한계가 존재한다. 특히, 기존의 도핑 공정인 이온 주입 공정은 3차원 반도체 구조에 고농도로 균일하게 도핑 농도를 제공하는 것이 어렵다. Ge 기판에 고품질의 N+/P 접합 또한 이온 주입공정에서 발생할 수 밖에 없는 결정 구조의 손상으로 인해 형성하기 어렵다. 이러한 문제들은 소자의 성능을 악화시키는데 영향을 미치기 때문에, 심각한 문제로 대두되고 있다. 본 논문에서는, Si 과 Ge 기판 모두에 적용 될 수 있는 개시제를 이용한 화학증착 방식 기반의 새로운 도핑 공정 기술을 성공적으로 개발했다. 이는 균일하며, 얕고, 고품질인 접합을 웨이퍼 스케일에서 구현 가능하게 했다. 도펀트를 포함한 고분자 박막이 최초로 개발되었고, 이는 개시제를 이용한 화학증착 방식 공정으로 증착되었다. 최적화 된 공정은 얕은 정션 접합 길이를 갖는 것과 동시에 1×10$^{20}$ cm$^{-3}$ 이상의 고농도 도핑 레벨을 제공한다. 3차원 구조에서 균일하게 도핑된 도펀트 분포는 고종횡비와 40 나노미터의 피치를 갖는 Fin 어레이에서 관찰되었다. 이 새로운 공정은 Ge 채널과 초박막 Si 채널 기반의 nMOSFET 소자 제작 공정에 성공적으로 통합되었고, 제작된 소자들은 우수한 전기적은 특성들을 선보였다.

서지기타정보

서지기타정보
청구기호 {DEE 21040
형태사항 viii, 66 p. : 삽화 ; 30 cm
언어 영어
일반주기 저자명의 한글표기 : 김재환
지도교수의 영문표기 : Byung Jin Cho
지도교수의 한글표기 : 조병진
Including Appendix
학위논문 학위논문(박사) - 한국과학기술원 : 전기및전자공학부,
QR CODE

책소개

전체보기

목차

전체보기

이 주제의 인기대출도서